x86-64

x86-64 (también conocido como x64 , x86_64 , AMD64 e Intel 64 ) ^{[nota 1]} es una versión de 64 bits del conjunto de instrucciones x86 , anunciado por primera vez en 1999. Introdujo dos nuevos modos de operación, el modo de 64 bits y el modo de compatibilidad, junto con un nuevo modo de paginación de 4 niveles .

Con el modo de 64 bits y el nuevo modo de paginación, admite cantidades mucho mayores de memoria virtual y memoria física de lo que era posible en sus predecesores de 32 bits , lo que permite a los programas almacenar mayores cantidades de datos en la memoria. x86-64 también expande los registros de propósito general a 64 bits, y amplía el número de ellos de 8 (algunos de los cuales tenían una funcionalidad limitada o fija, por ejemplo, para la gestión de la pila) a 16 (totalmente generales), y proporciona numerosas otras mejoras. La aritmética de punto flotante se admite a través de instrucciones obligatorias similares a SSE2 ^{[ cita requerida ]} , y los registros de estilo x87 / MMX generalmente no se usan (pero aún están disponibles incluso en el modo de 64 bits); en su lugar, se utiliza un conjunto de 16 registros vectoriales , de 128 bits cada uno. (Cada registro puede almacenar uno o dos números de doble precisión o de uno a cuatro números de precisión simple , o varios formatos enteros). En el modo de 64 bits, las instrucciones se modifican para admitir operandos de 64 bits y el modo de direccionamiento de 64 bits .

El modo de compatibilidad definido en la arquitectura permite que las aplicaciones de usuario de 16 y 32 bits se ejecuten sin modificaciones, coexistiendo con aplicaciones de 64 bits si el sistema operativo de 64 bits las admite. ^{[11] [nota 2]} Como los conjuntos de instrucciones x86 completos de 16 y 32 bits permanecen implementados en el hardware sin ninguna emulación intermedia, estos ejecutables más antiguos pueden ejecutarse con poca o ninguna penalización de rendimiento, ^[13] mientras que las aplicaciones más nuevas o modificadas pueden aprovechar las nuevas características del diseño del procesador para lograr mejoras de rendimiento. Además, un procesador que admita x86-64 aún se enciende en modo real para una compatibilidad completa con versiones anteriores del 8086 , como lo han hecho los procesadores x86 que admiten el modo protegido desde el 80286 .

La especificación original, creada por AMD y publicada en 2000, ha sido implementada por AMD, Intel y VIA . La microarquitectura AMD K8 , en los procesadores Opteron y Athlon 64 , fue la primera en implementarla. Esta fue la primera incorporación significativa a la arquitectura x86 diseñada por una empresa distinta a Intel. Intel se vio obligada a seguir su ejemplo e introdujo una familia NetBurst modificada que era compatible por software con la especificación de AMD. VIA Technologies introdujo x86-64 en su arquitectura VIA Isaiah, con el VIA Nano .

La arquitectura x86-64 fue rápidamente adoptada por los ordenadores personales de sobremesa y portátiles y los servidores, que habitualmente se configuraban para 16 GiB ( gibibytes ) de memoria o más. Ha sustituido de forma eficaz a la arquitectura discontinuada Intel Itanium (anteriormente IA-64 ), que originalmente estaba destinada a sustituir a la arquitectura x86. x86-64 e Itanium no son compatibles en el nivel de conjunto de instrucciones nativo, y los sistemas operativos y las aplicaciones compilados para una arquitectura no pueden ejecutarse en la otra de forma nativa.

AMD64 (también denominada por AMD en su literatura y documentación como "Tecnología AMD de 64 bits" y "Arquitectura AMD x86-64") fue creada como una alternativa a la arquitectura IA-64 radicalmente diferente diseñada por Intel y Hewlett-Packard , que era incompatible con IA-32 , la versión de 32 bits de la arquitectura x86 . AMD anunció originalmente AMD64 en 1999 ^[14] con una especificación completa disponible en agosto de 2000. ^[15] Como AMD nunca fue invitada a ser una parte contribuyente para la arquitectura IA-64 y cualquier tipo de licencia parecía poco probable, la arquitectura AMD64 fue posicionada por AMD desde el principio como una forma evolutiva de agregar capacidades informáticas de 64 bits a la arquitectura x86 existente al mismo tiempo que admitía código x86 de 32 bits heredado , a diferencia del enfoque de Intel de crear una arquitectura de 64 bits completamente nueva y completamente incompatible con x86 con IA-64.

El primer procesador basado en AMD64, el Opteron , se lanzó en abril de 2003.

Los procesadores de AMD que implementan la arquitectura AMD64 incluyen Opteron , Athlon 64 , Athlon 64 X2 , Athlon 64 FX , Athlon II (seguido de "X2", "X3" o "X4" para indicar la cantidad de núcleos y modelos XLT), Turion 64 , Turion 64 X2 , Sempron (versión E6 de "Palermo" y todos los modelos "Manila"), Phenom (seguido de "X3" o "X4" para indicar la cantidad de núcleos), Phenom II (seguido de "X2", "X3", "X4" o "X6" para indicar la cantidad de núcleos), FX , Fusion/APU y Ryzen / Epyc .

La característica definitoria principal de AMD64 es la disponibilidad de registros de procesador de propósito general de 64 bits (por ejemplo, rax ), operaciones lógicas y aritméticas de enteros de 64 bits y direcciones virtuales de 64 bits . ^[16] Los diseñadores aprovecharon la oportunidad para realizar también otras mejoras.

Los cambios notables en las extensiones de 64 bits incluyen:

Capacidad de números enteros de 64 bits

Todos los registros de propósito general (GPR) se expanden de 32  bits a 64 bits, y todas las operaciones aritméticas y lógicas, operaciones de memoria a registro y de registro a memoria, etc., pueden operar directamente en números enteros de 64 bits. Las operaciones de inserción y extracción en la pila tienen como valor predeterminado pasos de 8 bytes, y los punteros tienen un ancho de 8 bytes.

Registros adicionales

Además de aumentar el tamaño de los registros de propósito general, el número de registros de propósito general nombrados aumenta de ocho (es decir, eax , ecx , edx , ebx , esp , ebp , esi , edi ) en x86 a 16 (es decir, rax , rcx , rdx , rbx , rsp , rbp , rsi , rdi , r8 , r9 , r10 , r11 , r12 , r13 , r14 , r15 ). Por lo tanto, es posible mantener más variables locales en registros en lugar de en la pila, y dejar que los registros contengan constantes a las que se accede con frecuencia; los argumentos para subrutinas pequeñas y rápidas también se pueden pasar en registros en mayor medida.

AMD64 todavía tiene menos registros que muchos conjuntos de instrucciones RISC (por ejemplo, Power ISA tiene 32 GPR; ARM de 64 bits , RISC-V I, SPARC , Alpha , MIPS y PA-RISC tienen 31) o máquinas similares a VLIW como IA-64 (que tiene 128 registros). Sin embargo, una implementación AMD64 puede tener muchos más registros internos que la cantidad de registros arquitectónicos expuestos por el conjunto de instrucciones (consulte cambio de nombre de registros ). (Por ejemplo, los núcleos AMD Zen tienen 168 registros internos físicos de punto flotante de 64 bits y 160 de 128 bits).

Registros adicionales XMM (SSE)

De manera similar, el número de registros XMM de 128 bits (utilizados para instrucciones Streaming SIMD ) también aumenta de 8 a 16.

La pila de registros x87 FPU tradicional no está incluida en la extensión del tamaño del archivo de registros en el modo de 64 bits, en comparación con los registros XMM utilizados por SSE2, que sí se ampliaron. La pila de registros x87 no es un simple archivo de registros, aunque permite el acceso directo a registros individuales mediante operaciones de intercambio de bajo costo.

Espacio de direcciones virtuales más grande

La arquitectura AMD64 define un formato de dirección virtual de 64 bits, de los cuales los 48 bits de orden inferior se utilizan en las implementaciones actuales. ^{[11] : 120} Esto permite hasta 256  TiB (2 ⁴⁸ bytes ) de espacio de dirección virtual. La definición de la arquitectura permite que este límite se eleve en futuras implementaciones a los 64 bits completos, ^{[11] : 2  : 3  : 13  : 117  : 120} extendiendo el espacio de dirección virtual a 16  EiB (2 ⁶⁴ bytes). ^[17] Esto se compara con solo 4  GiB (2 ³² bytes) para x86. ^[18]

Esto significa que se pueden operar archivos muy grandes asignando todo el archivo al espacio de direcciones del proceso (lo que suele ser mucho más rápido que trabajar con llamadas de lectura y escritura de archivos), en lugar de tener que asignar regiones del archivo dentro y fuera del espacio de direcciones.

Mayor espacio de direcciones físicas

La implementación original de la arquitectura AMD64 implementó direcciones físicas de 40 bits y, por lo tanto, podía direccionar hasta 1 TiB (2 ⁴⁰ bytes) de RAM. ^{[11] : 24} Las implementaciones actuales de la arquitectura AMD64 (a partir de la microarquitectura AMD 10h ) extienden esto a direcciones físicas de 48 bits ^[19] y, por lo tanto, pueden direccionar hasta 256 TiB (2 ⁴⁸ bytes) de RAM. La arquitectura permite extender esto a 52 bits en el futuro ^{[11] : 24  [20]} (limitado por el formato de entrada de la tabla de páginas); ^{[11] : 131} esto permitiría direccionar hasta 4 PiB de RAM. A modo de comparación, los procesadores x86 de 32 bits están limitados a 64 GiB de RAM en modo de extensión de dirección física (PAE), ^[21] o 4 GiB de RAM sin modo PAE. ^{[11] : 4}

Mayor espacio de direcciones físicas en modo heredado

Cuando se opera en modo heredado, la arquitectura AMD64 admite el modo de extensión de dirección física (PAE), al igual que la mayoría de los procesadores x86 actuales, pero AMD64 extiende PAE de 36 bits a un límite arquitectónico de 52 bits de dirección física. Por lo tanto, cualquier implementación permite el mismo límite de dirección física que en el modo largo . ^{[11] : 24}

Puntero de instrucción de acceso a datos relativos

Las instrucciones ahora pueden hacer referencia a datos relativos al puntero de instrucción (registro RIP). Esto hace que el código independiente de la posición , como se suele usar en bibliotecas compartidas y en código cargado en tiempo de ejecución, sea más eficiente.

Instrucciones SSE

La arquitectura original AMD64 adoptó las instrucciones SSE y SSE2 de Intel como instrucciones básicas. Estos conjuntos de instrucciones proporcionan un complemento vectorial a la FPU x87 escalar , para los tipos de datos de precisión simple y doble. SSE2 también ofrece operaciones vectoriales enteras, para tipos de datos que van desde 8 bits a 64 bits de precisión. Esto hace que las capacidades vectoriales de la arquitectura estén a la par con las de los procesadores x86 más avanzados de su tiempo. Estas instrucciones también se pueden utilizar en modo de 32 bits. La proliferación de procesadores de 64 bits ha hecho que estas capacidades vectoriales sean omnipresentes en las computadoras domésticas, lo que permite la mejora de los estándares de las aplicaciones de 32 bits. La edición de 32 bits de Windows 8, por ejemplo, requiere la presencia de instrucciones SSE2. ^{[22] Las instrucciones} SSE3 y los conjuntos de instrucciones Streaming SIMD Extensions posteriores no son características estándar de la arquitectura.

Bit de no ejecución

El bit de no ejecución o bit NX (bit 63 de la entrada de la tabla de páginas) permite al sistema operativo especificar qué páginas del espacio de direcciones virtuales pueden contener código ejecutable y cuáles no. Un intento de ejecutar código desde una página etiquetada como "no ejecución" dará como resultado una violación de acceso a la memoria, similar a un intento de escribir en una página de solo lectura. Esto debería dificultar que el código malicioso tome el control del sistema mediante ataques de " desbordamiento del búfer " o "búfer sin comprobar". Una característica similar ha estado disponible en los procesadores x86 desde el 80286 como un atributo de los descriptores de segmento ; sin embargo, esto solo funciona en un segmento completo a la vez.

El direccionamiento segmentado se ha considerado durante mucho tiempo un modo de funcionamiento obsoleto y todos los sistemas operativos de PC actuales lo pasan por alto, estableciendo todos los segmentos en una dirección base de cero y (en su implementación de 32 bits) un tamaño de 4 GiB. AMD fue el primer proveedor de la familia x86 en implementar la función de no ejecución en el modo de direccionamiento lineal. La función también está disponible en el modo heredado de los procesadores AMD64 y los procesadores Intel x86 recientes, cuando se utiliza PAE.

Eliminación de funciones antiguas

Algunas características de "programación del sistema" de la arquitectura x86 no se usaban o se usaban poco en los sistemas operativos modernos y no están disponibles en AMD64 en modo largo (64 bits y compatibilidad), o existen solo en forma limitada. Estas incluyen el direccionamiento segmentado (aunque los segmentos FS y GS se conservan en forma vestigial para su uso como punteros de base adicional a las estructuras del sistema operativo), ^{[11] : 70} el mecanismo de cambio de estado de tarea y el modo 8086 virtual . Estas características permanecen completamente implementadas en el "modo heredado", lo que permite que estos procesadores ejecuten sistemas operativos de 32 y 16 bits sin modificaciones. Algunas instrucciones que demostraron ser raramente útiles no son compatibles con el modo de 64 bits, incluido el guardado/restauración de registros de segmento en la pila, el guardado/restauración de todos los registros (PUSHA/POPA), la aritmética decimal, las instrucciones BOUND e INTO y los saltos "lejanos" y las llamadas con operandos inmediatos.

Aunque las direcciones virtuales tienen 64 bits de ancho en el modo de 64 bits, las implementaciones actuales (y todos los chips que se sabe que están en las etapas de planificación) no permiten que se utilice todo el espacio de direcciones virtuales de 264 ^bytes (16  EiB ). Esto sería aproximadamente cuatro mil millones de veces el tamaño del espacio de direcciones virtuales en máquinas de 32 bits. La mayoría de los sistemas operativos y aplicaciones no necesitarán un espacio de direcciones tan grande en el futuro previsible, por lo que la implementación de direcciones virtuales tan amplias simplemente aumentaría la complejidad y el costo de la traducción de direcciones sin ningún beneficio real. Por lo tanto, AMD decidió que, en las primeras implementaciones de la arquitectura, solo los 48 bits menos significativos de una dirección virtual se utilizarían realmente en la traducción de direcciones ( búsqueda en la tabla de páginas ). ^{[11] : 120}

Además, la especificación AMD requiere que los 16 bits más significativos de cualquier dirección virtual, bits 48 a 63, deben ser copias del bit 47 (de una manera similar a la extensión de signo ). Si no se cumple este requisito, el procesador generará una excepción. ^{[11] : 131} Las direcciones que cumplen con esta regla se denominan "forma canónica". ^{[11] : 130} Las direcciones de forma canónica van desde 0 hasta 00007FFF'FFFFFFFF, y desde FFFF8000'00000000 hasta FFFFFFFF'FFFFFFFF, para un total de 256  TiB de espacio de dirección virtual utilizable. Esto sigue siendo 65.536 veces más grande que el espacio de dirección virtual de 4 GiB de las máquinas de 32 bits.

Esta característica facilita la escalabilidad posterior a un direccionamiento de 64 bits verdadero. Muchos sistemas operativos (incluidos, entre otros, los de la familia Windows NT ) toman la mitad de direcciones más altas del espacio de direcciones (denominado espacio del núcleo ) para sí mismos y dejan la mitad de direcciones más bajas ( espacio de usuario ) para el código de aplicación, pilas de modo de usuario, montones y otras regiones de datos. ^[23] El diseño de "dirección canónica" garantiza que cada implementación compatible con AMD64 tenga, en efecto, dos mitades de memoria: la mitad inferior comienza en 00000000'00000000 y "crece hacia arriba" a medida que se encuentran disponibles más bits de dirección virtual, mientras que la mitad superior está "acoplada" a la parte superior del espacio de direcciones y crece hacia abajo. Además, imponer la "forma canónica" de las direcciones mediante la verificación de los bits de dirección no utilizados evita que el sistema operativo los use en punteros etiquetados como indicadores, marcadores de privilegios, etc., ya que dicho uso podría volverse problemático cuando la arquitectura se extiende para implementar más bits de dirección virtual.

Las primeras versiones de Windows para x64 ni siquiera usaban los 256 TiB completos; estaban restringidas a solo 8 TiB de espacio de usuario y 8 TiB de espacio de kernel. ^[23] Windows no admitió todo el espacio de direcciones de 48 bits hasta Windows 8.1 , que se lanzó en octubre de 2013. ^[23]

El modo de direccionamiento de 64 bits (" modo largo ") es un superconjunto de las extensiones de dirección física (PAE); debido a esto, los tamaños de página pueden ser de 4  KiB (2 ¹² bytes) o 2  MiB (2 ²¹ bytes). ^{[11] : 120} El modo largo también admite tamaños de página de 1  GiB (2 ³⁰ bytes). ^{[11] : 120} En lugar del sistema de tabla de páginas de tres niveles utilizado por los sistemas en modo PAE, los sistemas que se ejecutan en modo largo utilizan cuatro niveles de tabla de páginas: la tabla de puntero de directorio de páginas de PAE se extiende de cuatro entradas a 512, y se agrega una tabla adicional de nivel 4 de mapa de páginas (PML4) , que contiene 512 entradas en implementaciones de 48 bits. ^{[11] : 131} Una jerarquía de mapeo completa de páginas de 4 KiB para todo el espacio de 48 bits ocuparía un poco más de 512  GiB de memoria (aproximadamente el 0,195 % del espacio virtual de 256 TiB).

Entrada de tabla de páginas de 64 bits

Pedazos:	63	62 … 52											51 … 32
Contenido:	NX	reservado											Bit 51…32 de la dirección base
Pedazos:	31 … 12																				11 … 9			8	7	6	5	4	3	2	1	0
Contenido:	Bit 31…12 de la dirección base																				ignición.			GRAMO	PALMADITA	D	A	PCD	PWT	A NOSOTROS	R/W	PAG

Intel ha implementado un esquema con una tabla de páginas de 5 niveles , que permite que los procesadores Intel 64 admitan un espacio de direcciones virtuales de 57 bits. ^[24] Extensiones posteriores pueden permitir un espacio de direcciones virtuales de 64 bits completo y memoria física con descriptores de tabla de páginas de 12 bits y desplazamientos de memoria de 16 o 21 bits para tamaños de asignación de páginas de 64 KiB y 2 MiB; la entrada de la tabla de páginas se ampliaría a 128 bits para admitir indicadores de hardware adicionales para el tamaño de la página y el tamaño del espacio de direcciones virtuales. ^[25]

El sistema operativo también puede limitar el espacio de direcciones virtuales. En la sección "Compatibilidad y características de los sistemas operativos" se ofrecen detalles al respecto, cuando corresponda.

Los procesadores AMD64 actuales admiten un espacio de direcciones físicas de hasta 248 ^bytes de RAM, o 256  TiB . ^[19] Sin embargo, a fecha de 2020 ^[actualizar], no se conocían placas base x86-64 que admitieran 256 TiB de RAM. ^{[26] [27] [28] [29] [ verificación fallida ]} El sistema operativo puede imponer límites adicionales a la cantidad de RAM que se puede utilizar o que se admite. Los detalles sobre este punto se dan en la sección "Compatibilidad y características del sistema operativo" de este artículo.

La arquitectura tiene dos modos principales de funcionamiento: modo largo y modo heredado.

El modo largo es el modo de funcionamiento principal previsto de la arquitectura; es una combinación del modo nativo de 64 bits del procesador y un modo de compatibilidad combinado de 32 y 16 bits. Lo utilizan los sistemas operativos de 64 bits. En un sistema operativo de 64 bits, los programas de 64 bits se ejecutan en modo de 64 bits, y las aplicaciones de modo protegido de 32 y 16 bits (que no necesitan utilizar el modo real ni el modo 8086 virtual para ejecutarse en cualquier momento) se ejecutan en modo de compatibilidad. Los programas en modo real y los programas que utilizan el modo 8086 virtual en cualquier momento no se pueden ejecutar en modo largo a menos que esos modos se emullen en el software. ^{[11] : 11} Sin embargo, dichos programas se pueden iniciar desde un sistema operativo que se ejecuta en modo largo en procesadores que admiten VT-x o AMD-V creando un procesador virtual que se ejecuta en el modo deseado.

Dado que el conjunto de instrucciones básicas es el mismo, casi no hay penalización de rendimiento por ejecutar código x86 en modo protegido. Esto es diferente a IA-64 de Intel , donde las diferencias en el conjunto de instrucciones subyacente significan que la ejecución de código de 32 bits debe realizarse en emulación de x86 (haciendo que el proceso sea más lento) o con un coprocesador x86 dedicado. Sin embargo, en la plataforma x86-64, muchas aplicaciones x86 podrían beneficiarse de una recompilación de 64 bits , debido a los registros adicionales en el código de 64 bits y al soporte garantizado de FPU basado en SSE2, que un compilador puede usar para la optimización. Sin embargo, las aplicaciones que manejan regularmente números enteros más anchos que 32 bits, como algoritmos criptográficos, necesitarán una reescritura del código que maneja los números enteros enormes para aprovechar los registros de 64 bits.

El modo heredado es el modo en el que se encuentra el procesador cuando no está en modo largo. ^{[11] : 14} En este modo, el procesador actúa como un procesador x86 antiguo y solo se puede ejecutar código de 16 y 32 bits. El modo heredado permite un direccionamiento virtual máximo de 32 bits, lo que limita el espacio de direcciones virtuales a 4 GiB. ^{[11] : 14  : 24  : 118} Los programas de 64 bits no se pueden ejecutar desde el modo heredado.

El modo protegido se convierte en un submodo del modo heredado. ^{[11] : 14} Es el submodo en el que operan los sistemas operativos de 32 bits y los sistemas operativos de modo protegido de 16 bits cuando se ejecutan en una CPU x86-64. ^{[11] : 14}

El modo real es el modo de funcionamiento inicial cuando se inicializa el procesador y es un submodo del modo heredado. Es compatible con versiones anteriores de los procesadores Intel 8086 e Intel 8088 originales . El modo real lo utilizan principalmente hoy en día los cargadores de arranque de los sistemas operativos, que la arquitectura requiere para configurar los detalles de la memoria virtual antes de realizar la transición a modos superiores. Este modo también lo utiliza cualquier sistema operativo que necesite comunicarse con el firmware del sistema con una interfaz de estilo BIOS tradicional . ^[30]

Intel 64 es la implementación de x86-64 de Intel, utilizada e implementada en varios procesadores fabricados por Intel.

Históricamente, AMD ha desarrollado y producido procesadores con conjuntos de instrucciones inspirados en los diseños originales de Intel, pero con x86-64, los roles se invirtieron: Intel se encontró en la posición de adoptar la ISA que AMD creó como una extensión de la propia línea de procesadores x86 de Intel.

El proyecto de Intel se denominó originalmente Yamhill ^[31] (por el río Yamhill en el valle Willamette de Oregón). Después de varios años de negar su existencia, Intel anunció en la IDF de febrero de 2004 que el proyecto estaba en marcha. El presidente de Intel en ese momento, Craig Barrett , admitió que este era uno de sus secretos peor guardados. ^{[32] [33]}

El nombre que Intel le dio a este conjunto de instrucciones ha cambiado varias veces. El nombre que se usó en la IDF fue CT ^[34] (probablemente ^{[¿ investigación original? ]} para Clackamas Technology , otro nombre en código de un río de Oregón ); en cuestión de semanas comenzaron a referirse a él como IA-32e (para extensiones IA-32 ) y en marzo de 2004 dieron a conocer el nombre "oficial" EM64T (Extended Memory 64 Technology). A fines de 2006, Intel comenzó a usar el nombre Intel 64 para su implementación, en paralelo con el uso del nombre AMD64 por parte de AMD. ^[35]

El primer procesador que implementó Intel 64 fue el procesador multi-socket Xeon con nombre en código Nocona en junio de 2004. En contraste, los chips Prescott iniciales (febrero de 2004) no habilitaban esta característica. Posteriormente, Intel comenzó a vender Pentium 4 habilitados para Intel 64 utilizando la revisión E0 del núcleo Prescott, que se vendía en el mercado OEM como Pentium 4, modelo F. La revisión E0 también agrega eXecute Disable (XD) (el nombre de Intel para el bit NX ) a Intel 64, y se ha incluido en el entonces actual Xeon con nombre en código Irwindale . El lanzamiento oficial de Intel de Intel 64 (bajo el nombre EM64T en ese momento) en los procesadores de escritorio convencionales fue el Prescott-2M de paso N0.

El primer procesador móvil Intel que implementa Intel 64 es la versión Merom del procesador Core 2 , que se lanzó el 27 de julio de 2006. Ninguna de las CPU para portátiles anteriores de Intel ( Core Duo , Pentium M , Celeron M , Mobile Pentium 4 ) implementa Intel 64.

Los procesadores de Intel que implementan la arquitectura Intel64 incluyen los Pentium 4 F-series/5x1, 506 y 516, los modelos Celeron D 3x1, 3x6, 355, 347, 352, 360 y 365 y todos los Celeron posteriores , todos los modelos de Xeon desde " Nocona ", todos los modelos de procesadores Pentium Dual-Core desde " Merom-2M ", los Atom 230, 330, D410, D425, D510, D525, N450, N455, N470, N475, N550, N570, N2600 y N2800, todas las versiones de los procesadores Pentium D , Pentium Extreme Edition , Core 2 , Core i9 , Core i7 , Core i5 y Core i3 , y los procesadores Xeon Procesadores de la serie Phi 7200.

X86S es una simplificación de x86-64 propuesta por Intel en mayo de 2023 para sus productos "Intel 64". ^[36] La nueva arquitectura eliminaría la compatibilidad con sistemas operativos de 16 y 32 bits, mientras que los programas de 32 bits seguirán ejecutándose en un sistema operativo de 64 bits. Una CPU ya no tendría el modo heredado y se iniciaría directamente en el modo largo de 64 bits . Habrá una forma de cambiar a la paginación de 5 niveles sin pasar por el modo no paginado. Las características específicas eliminadas incluyen: ^[37]

Intel cree que el cambio sigue lógicamente la eliminación de la puerta A20 en 2008 y la eliminación del soporte de sistemas operativos de 16 y 32 bits en el firmware de Intel en 2020. El soporte para sistemas operativos heredados se lograría a través de virtualización acelerada por hardware y/o emulación de anillo 0. ^[37]

Advanced Performance Extensions es una propuesta de Intel de 2023 para nuevas instrucciones y 16 registros de propósito general adicionales.

VIA Technologies presentó su primera implementación de la arquitectura x86-64 en 2008 después de cinco años de desarrollo por parte de su división de CPU, Centaur Technology . ^[38] Con el nombre en código "Isaiah", la arquitectura de 64 bits se dio a conocer el 24 de enero de 2008, ^[39] y se lanzó el 29 de mayo bajo la marca VIA Nano . ^[40]

El procesador admite una serie de extensiones x86 específicas de VIA diseñadas para aumentar la eficiencia en dispositivos de bajo consumo. Se espera que la arquitectura Isaiah sea dos veces más rápida en rendimiento de números enteros y cuatro veces más rápida en rendimiento de punto flotante que el VIA Esther de la generación anterior a una velocidad de reloj equivalente . También se espera que el consumo de energía esté a la par con las CPU VIA de la generación anterior, con una potencia de diseño térmico que varía de 5 W a 25 W. ^[41] Al ser un diseño completamente nuevo, la arquitectura Isaiah se construyó con soporte para características como el conjunto de instrucciones x86-64 y la virtualización x86 que no estaban disponibles en sus predecesores, la línea VIA C7 , al tiempo que conserva sus extensiones de cifrado.

En 2020, a través de una colaboración entre AMD, Intel, Red Hat y SUSE , se definieron tres niveles de microarquitectura (o niveles de características) sobre la línea base x86-64: x86-64-v2, x86-64-v3 y x86-64-v4. ^{[42] [43]} Estos niveles definen características específicas a las que los programadores pueden apuntar para proporcionar optimizaciones en tiempo de compilación. Las características expuestas por cada nivel son las siguientes: ^[44]

Los niveles de características de la microarquitectura x86-64 también se pueden encontrar como AMD64-v1, AMD64-v2... o AMD64_v1... en configuraciones donde se utiliza la nomenclatura "AMD64". Estos se utilizan como sinónimos de la nomenclatura x86-64-vX y, por lo tanto, son funcionalmente idénticos. Por ejemplo, la documentación del lenguaje Go o la distribución Linux Fedora.

Todos los niveles incluyen características que se encuentran en los niveles anteriores. Las extensiones del conjunto de instrucciones que no están relacionadas con el cálculo de propósito general, incluidas AES-NI y RDRAND , están excluidas de los requisitos del nivel.

Aunque son casi idénticos, existen algunas diferencias entre los dos conjuntos de instrucciones en la semántica de unas pocas instrucciones de máquina (o situaciones) poco utilizadas, que se utilizan principalmente para la programación de sistemas . ^[47] Los compiladores generalmente producen ejecutables (es decir, código de máquina ) que evitan cualquier diferencia, al menos para los programas de aplicación ordinarios . Por lo tanto, esto es de interés principalmente para los desarrolladores de compiladores, sistemas operativos y similares, que deben lidiar con instrucciones de sistema individuales y especiales.

• Los procesadores Intel 64 BSFy BSRsus instrucciones actúan de forma diferente a los AMD64 cuando la fuente es cero y el tamaño del operando es de 32 bits. El procesador establece el indicador cero y deja los 32 bits superiores del destino sin definir. ^{[ cita requerida ]} Nótese que Intel documenta que el registro de destino tiene un valor indefinido en este caso, pero en la práctica en silicio implementa el mismo comportamiento que AMD (destino sin modificar). La afirmación independiente sobre que tal vez no se conserven los bits en los 32 superiores no ha sido verificada, sino que solo se ha descartado para Core 2 y Skylake, ^[48] no para todas las microarquitecturas de Intel como Pentium 4 de 64 bits o Atom de bajo consumo.
• AMD64 requiere un formato de actualización de microcódigo diferente y MSR de control (registros específicos del modelo), mientras que Intel 64 implementa la actualización de microcódigo sin cambios respecto de sus procesadores de solo 32 bits.
• Intel 64 carece de algunos MSR que se consideran arquitectónicos en AMD64. Estos incluyen SYSCFG, TOP_MEM, y TOP_MEM2.
• Intel 64 permite SYSCALL/ SYSRETsólo en modo de 64 bits (no en modo de compatibilidad), ^[49] y permite SYSENTER/ SYSEXITen ambos modos. ^[50] AMD64 carece de SYSENTER/ SYSEXITen ambos submodos del modo largo . ^{[11] : 33}
• En el modo de 64 bits, las ramas cercanas con el prefijo 66H (anulación del tamaño del operando) se comportan de manera diferente. Intel 64 ignora este prefijo: la instrucción tiene un desplazamiento extendido de signo de 32 bits y el puntero de instrucción no se trunca. AMD64 utiliza un campo de desplazamiento de 16 bits en la instrucción y borra los 48 bits superiores del puntero de instrucción.
• En Intel 64 pero no en AMD64, el REX.Wprefijo se puede usar con las instrucciones de puntero lejano ( LFS, LGS, LSS, JMP FAR, CALL FAR) para aumentar el tamaño de su argumento de puntero lejano a 80 bits (desplazamiento de 64 bits + segmento de 16 bits).
• Cuando la MOVSXDinstrucción se ejecuta con un operando de fuente de memoria y un tamaño de operando de 16 bits, se accederá al operando de memoria con una lectura de 16 bits en Intel 64, pero con una lectura de 32 bits en AMD64.
• Las instrucciones FCOMI/ FCOMIP/ FUCOMI/ FUCOMIP(comparación de punto flotante x87) borrarán los bits OF, SF y AF de EFLAGS en Intel 64, pero dejarán estos bits de bandera sin modificar en AMD64.
• Para las instrucciones VMASKMOVPS/ VMASKMOVPD/ VPMASKMOVD/ VPMASKMOVQ(movimiento enmascarado hacia/desde la memoria AVX/AVX2), Intel 64 garantiza arquitectónicamente que las instrucciones no causarán fallas de memoria (por ejemplo, fallas de página y fallas de segmentación) para ninguna línea con máscara de cero, mientras que AMD64 no proporciona dicha garantía.
• Intel 64 carece de la capacidad de guardar y restaurar una versión reducida (y por lo tanto más rápida) del estado de punto flotante (que involucra las instrucciones FXSAVEy FXRSTOR). ^{[ aclaración necesaria ]}
• Los procesadores AMD desde Opteron Rev. E y Athlon 64 Rev. D han reintroducido soporte limitado para segmentación, a través del bit Long Mode Segment Limit Enable (LMSLE), para facilitar la virtualización de invitados de 64 bits. ^{[51] [52]} El soporte LMLSE fue eliminado en el procesador Zen 3. ^[53]
• Al regresar a una dirección no canónica mediante SYSRET, los procesadores AMD64 ejecutan el controlador de falla de protección general en el nivel de privilegio 3, ^[54] mientras que en los procesadores Intel 64 se ejecuta en el nivel de privilegio 0. ^[55]
• Las garantías de pedido proporcionadas por algunas instrucciones de pedido de memoria, como LFENCEy MFENCEdifieren entre Intel 64 y AMD64:
  • LFENCESe envía por serialización (lo que permite su uso como barrera de especulación ) en Intel 64, pero no se garantiza arquitectónicamente que se envíe por serialización en AMD64. ^[56]
  • MFENCEes una instrucción de serialización completa (incluida la serialización de búsqueda de instrucciones) en AMD64 pero no en Intel 64.

Esta sección necesita ser actualizada . El motivo es que se trata de un tiempo futuro relacionado con procesadores que han estado en el mercado durante años, fechas con día y mes pero sin año. Ayúdenos a actualizar este artículo para reflejar eventos recientes o información nueva disponible. ( Enero de 2023 )

• Los procesadores AMD64 anteriores a la Revisión F ^[57] (que se distinguen por el cambio de memoria DDR a DDR2 y los nuevos sockets AM2 , F y S1 ) de 2006 carecían de la CMPXCHG16Binstrucción, que es una extensión de la CMPXCHG8Binstrucción presente en la mayoría de los procesadores posteriores a 80486. Similar a CMPXCHG8B, CMPXCHG16Bpermite operaciones atómicas en octa-palabras (valores de 128 bits). Esto es útil para algoritmos paralelos que usan comparación e intercambio en datos más grandes que el tamaño de un puntero, común en algoritmos sin bloqueo y sin espera . Sin CMPXCHG16Buno debe usar soluciones alternativas, como una sección crítica o enfoques alternativos sin bloqueo. ^{[58] Su ausencia también evita que} Windows de 64 bits anterior a Windows 8.1 tenga un espacio de direcciones de modo de usuario mayor a 8  TiB . ^[59] La versión de 64 bits de Windows 8.1 requiere la instrucción. ^[60]
• Las primeras CPU AMD64 e Intel 64 carecían LAHFde SAHFinstrucciones en modo de 64 bits. AMD introdujo estas instrucciones (también en modo de 64 bits) con sus procesadores de 90 nm (revisión D), comenzando con Athlon 64 en octubre de 2004. ^{[61] [62]} Intel introdujo las instrucciones en octubre de 2005 con la 0F47h ​​y revisiones posteriores de NetBurst . ^[68] La versión de 64 bits de Windows 8.1 requiere esta característica. ^[60]
• Las primeras CPU Intel con Intel 64 también carecen del bit NX de la arquitectura AMD64. Se agregó en el Pentium 4 E0 (0F41h) en octubre de 2004. ^[69] Esta característica es necesaria en todas las versiones de Windows 8.
• Las primeras implementaciones de Intel 64 tenían un direccionamiento físico de memoria de 36 bits (64 GiB), mientras que las implementaciones originales de AMD64 tenían un direccionamiento físico de 40 bits (1  TiB ). Intel utilizó el direccionamiento físico de 40 bits por primera vez en Xeon MP ( Potomac ), lanzado el 29 de marzo de 2005. ^[70] La diferencia no es una diferencia de las ISA visibles para el usuario. En 2007, Opteron basado en AMD 10h fue el primero en proporcionar un espacio de direcciones físicas de 48 bits (256 TiB). ^{[71] [72]} El direccionamiento físico de Intel 64 se amplió a 44 bits (16 TiB) en Nehalem-EX en 2010 ^[73] y a 46 bits (64 TiB) en Sandy Bridge E en 2011. ^{[74] [75]} Con los procesadores escalables Ice Lake de tercera generación Xeon, Intel aumentó el direccionamiento virtual a 57 bits (128  PiB ) y el físico a 52 bits (4 PiB) en 2021, lo que requirió una paginación de 5 niveles . ^[76] Al año siguiente, AMD64 agregó lo mismo en EPYC de cuarta generación (Genoa). ^[77] Las CPU que no son de servidor conservan espacios de direcciones más pequeños durante más tiempo.

En las supercomputadoras rastreadas por TOP500 , la aparición de extensiones de 64 bits para la arquitectura x86 permitió que los procesadores x86 de 64 bits de AMD e Intel reemplazaran la mayoría de las arquitecturas de procesadores RISC utilizadas previamente en dichos sistemas (incluidos PA-RISC , SPARC , Alpha y otros), así como los x86 de 32 bits, aunque el propio Intel inicialmente intentó sin éxito reemplazar x86 con una nueva arquitectura de 64 bits incompatible en el procesador Itanium .

A partir de 2023 ^[actualizar], una supercomputadora basada en HPE EPYC llamada Frontier es la número uno. La primera supercomputadora basada en ARM apareció en la lista en 2018 ^[79] y, en los últimos años, los coprocesadores de arquitectura no CPU ( GPGPU ) también han jugado un papel importante en el rendimiento. Los coprocesadores Xeon Phi "Knights Corner" de Intel , que implementan un subconjunto de x86-64 con algunas extensiones vectoriales, ^[80] también se utilizan, junto con los procesadores x86-64, en la supercomputadora Tianhe-2 . ^[81]

Los siguientes sistemas operativos y versiones admiten la arquitectura x86-64 en modo largo .

En febrero de 2004 se inició el trabajo preliminar de infraestructura para un puerto x86-64. ^[82] Este desarrollo se estancó más tarde. El desarrollo se reanudó durante julio de 2007 ^[83] y continuó durante Google Summer of Code 2008 y SoC 2009. ^{[84] [85]} La primera versión oficial que contenía soporte para x86-64 fue la versión 2.4. ^[86]

FreeBSD agregó por primera vez soporte para x86-64 bajo el nombre "amd64" como una arquitectura experimental en 5.1-RELEASE en junio de 2003. Fue incluida como una arquitectura de distribución estándar a partir de 5.2-RELEASE en enero de 2004. Desde entonces, FreeBSD la ha designado como una plataforma de nivel 1. La versión 6.0-RELEASE corrigió algunas peculiaridades con la ejecución de ejecutables x86 bajo amd64, y la mayoría de los controladores funcionan tal como lo hacen en la arquitectura x86. Actualmente se está trabajando para integrar más completamente la interfaz binaria de aplicación (ABI) x86, de la misma manera que funciona actualmente la compatibilidad con ABI de 32 bits de Linux.

El soporte de la arquitectura x86-64 se incluyó por primera vez en el árbol de código fuente de NetBSD el 19 de junio de 2001. A partir de NetBSD 2.0, publicado el 9 de diciembre de 2004, NetBSD/amd64 es un puerto totalmente integrado y compatible. El código de 32 bits todavía se admite en el modo de 64 bits, con una capa de compatibilidad del núcleo netbsd-32 para llamadas al sistema de 32 bits. El bit NX se utiliza para proporcionar una pila y un montón no ejecutables con granularidad por página (la granularidad de segmento se utiliza en x86 de 32 bits).

OpenBSD ha sido compatible con AMD64 desde OpenBSD 3.5, publicado el 1 de mayo de 2004. La implementación completa en el árbol de la compatibilidad con AMD64 se logró antes del lanzamiento inicial del hardware porque AMD había prestado varias máquinas para el hackathon del proyecto ese año. Los desarrolladores de OpenBSD han adoptado la plataforma debido a su compatibilidad con el bit NX , que permitió una implementación sencilla de la función W^X .

El código para el puerto AMD64 de OpenBSD también se ejecuta en procesadores Intel 64 que contienen el uso clonado de las extensiones AMD64, pero como Intel omitió el bit NX de la tabla de páginas en los primeros procesadores Intel 64, no hay capacidad W^X en esas CPU Intel; los procesadores Intel 64 posteriores agregaron el bit NX bajo el nombre de "bit XD". El multiprocesamiento simétrico (SMP) funciona en el puerto AMD64 de OpenBSD, a partir de la versión 3.6 del 1 de noviembre de 2004.

Este artículo necesita citas adicionales para su verificación . Por favor, ayude a mejorar este artículo añadiendo citas de fuentes fiables . El material sin fuentes puede ser cuestionado y eliminado. Buscar fuentes:  «X86-64» – noticias  · periódicos  · libros  · académico  · JSTOR ( diciembre de 2022 ) ( Aprenda cómo y cuándo eliminar este mensaje )

Es posible ingresar al modo largo bajo DOS sin un extensor DOS, ^[87] pero el usuario debe regresar al modo real para poder llamar a las interrupciones del BIOS o del DOS.

También es posible ingresar al modo largo con un extensor DOS similar a DOS/4GW , pero más complejo ya que x86-64 carece del modo virtual 8086. El propio DOS no es consciente de eso, y no se deberían esperar beneficios a menos que se ejecute DOS en una emulación con un backend de controlador de virtualización adecuado, por ejemplo: la interfaz de almacenamiento masivo.

Linux fue el primer núcleo de sistema operativo en ejecutar la arquitectura x86-64 en modo largo , comenzando con la versión 2.4 en 2001 (antes de la disponibilidad del hardware). ^{[88] [89]} Linux también proporciona compatibilidad con versiones anteriores para ejecutar ejecutables de 32 bits. Esto permite que los programas se recompilen en modo largo mientras se conserva el uso de programas de 32 bits. Las distribuciones Linux actuales se entregan con núcleos x86-64 nativos y userlands . Algunas, como Arch Linux , ^[90] SUSE , Mandriva y Debian , permiten a los usuarios instalar un conjunto de componentes y bibliotecas de 32 bits cuando se instalan desde un medio de distribución de 64 bits, lo que permite que la mayoría de las aplicaciones de 32 bits existentes se ejecuten junto con el sistema operativo de 64 bits.

La interfaz binaria de aplicación ( ABI) x32 , introducida en Linux 3.4, permite que los programas compilados para la ABI x32 se ejecuten en el modo de 64 bits de x86-64 mientras que solo utilizan punteros y campos de datos de 32 bits. ^{[91] [92] [93]} Aunque esto limita el programa a un espacio de dirección virtual de 4 GiB, también disminuye la huella de memoria del programa y en algunos casos puede permitir que se ejecute más rápido. ^{[91] [92] [93]}

Linux de 64 bits permite hasta 128  TiB de espacio de direcciones virtuales para procesos individuales y puede direccionar aproximadamente 64 TiB de memoria física, sujeto a las limitaciones del procesador y del sistema, ^[94] o hasta 128 PiB (virtuales) y 4 PiB (físicos) con paginación de 5 niveles habilitada. ^[95]

Mac OS X 10.4.7 y versiones superiores de Mac OS X 10.4 ejecutan herramientas de línea de comandos de 64 bits utilizando las bibliotecas matemáticas y POSIX en máquinas basadas en Intel de 64 bits, al igual que todas las versiones de Mac OS X 10.4 y 10.5 las ejecutan en máquinas PowerPC de 64 bits. Ninguna otra biblioteca o marco funciona con aplicaciones de 64 bits en Mac OS X 10.4. ^[96] El núcleo y todas las extensiones del núcleo son solo de 32 bits.

Mac OS X 10.5 admite aplicaciones GUI de 64 bits que utilicen Cocoa , Quartz , OpenGL y X11 en máquinas basadas en Intel de 64 bits, así como en máquinas PowerPC de 64 bits. ^[97] Todas las bibliotecas y marcos que no son GUI también admiten aplicaciones de 64 bits en esas plataformas. El núcleo y todas las extensiones del núcleo son solo de 32 bits.

Mac OS X 10.6 es la primera versión de macOS que admite un kernel de 64 bits . Sin embargo, no todas las computadoras de 64 bits pueden ejecutar el kernel de 64 bits, y no todas las computadoras de 64 bits que pueden ejecutar el kernel de 64 bits lo harán de forma predeterminada. ^[98] El kernel de 64 bits, al igual que el kernel de 32 bits, admite aplicaciones de 32 bits; ambos kernels también admiten aplicaciones de 64 bits. Las aplicaciones de 32 bits tienen un límite de espacio de dirección virtual de 4 GiB en cualquiera de los kernels. ^{[99] [100] El kernel de 64 bits no admite} extensiones de kernel de 32 bits , y el kernel de 32 bits no admite extensiones de kernel de 64 bits.

OS X 10.8 incluye sólo el kernel de 64 bits, pero continúa admitiendo aplicaciones de 32 bits; sin embargo, no admite extensiones de kernel de 32 bits.

macOS 10.15 incluye solo el kernel de 64 bits y ya no admite aplicaciones de 32 bits. Esta eliminación de la compatibilidad ha presentado un problema para WineHQ (y la versión comercial CrossOver ), ya que necesita poder seguir ejecutando aplicaciones de Windows de 32 bits. La solución, denominada wine32on64 , fue agregar procesadores que hacen que la CPU entre y salga del modo de compatibilidad de 32 bits en la aplicación nominalmente de 64 bits. ^{[101] [102]}

macOS utiliza el formato binario universal para empaquetar versiones de 32 y 64 bits de código de aplicación y biblioteca en un solo archivo; la versión más adecuada se selecciona automáticamente en el momento de la carga. En Mac OS X 10.6, el formato binario universal también se utiliza para el núcleo y para aquellas extensiones de núcleo que admiten núcleos de 32 y 64 bits.

Solaris 10 y versiones posteriores admiten la arquitectura x86-64.

Para Solaris 10, al igual que con la arquitectura SPARC , sólo hay una imagen del sistema operativo, que contiene un núcleo de 32 bits y un núcleo de 64 bits; se denomina imagen de DVD-ROM "x64/x86". El comportamiento predeterminado es arrancar un núcleo de 64 bits, lo que permite ejecutar tanto los ejecutables de 64 bits como los de 32 bits existentes o nuevos. También se puede seleccionar manualmente un núcleo de 32 bits, en cuyo caso sólo se ejecutarán los ejecutables de 32 bits. El isainfocomando se puede utilizar para determinar si un sistema está ejecutando un núcleo de 64 bits.

Para Solaris 11, solo se proporciona el núcleo de 64 bits. Sin embargo, el núcleo de 64 bits admite ejecutables, bibliotecas y llamadas del sistema tanto de 32 como de 64 bits.

Las ediciones x64 del cliente y servidor de Microsoft Windows ( Windows XP Professional x64 Edition y Windows Server 2003 x64 Edition) se lanzaron en marzo de 2005. ^[103] Internamente, en realidad son la misma compilación (5.2.3790.1830 SP1), ^{[104] [105]} ya que comparten la misma base de origen y los mismos binarios del sistema operativo, por lo que incluso las actualizaciones del sistema se lanzan en paquetes unificados, de forma muy similar a las ediciones Windows 2000 Professional y Server para x86. Windows Vista , que también tiene muchas ediciones diferentes, se lanzó en enero de 2007. Windows 7 se lanzó en julio de 2009. Windows Server 2008 R2 se vendió solo en ediciones x64 e Itanium; las versiones posteriores de Windows Server solo ofrecen una edición x64.

Las versiones de Windows para x64 anteriores a Windows 8.1 y Windows Server 2012 R2 ofrecen lo siguiente:

• 8 TiB de espacio de direcciones virtuales por proceso, accesible tanto desde el modo de usuario como desde el modo de núcleo, denominado espacio de direcciones del modo de usuario. Un programa x64 puede utilizar todo esto, sujeto a los límites de almacenamiento de respaldo del sistema, y ​​siempre que esté vinculado con la opción "consciente de direcciones grandes", que está presente de forma predeterminada. ^[106] Esto supone un aumento de 4096 veces con respecto al espacio de direcciones virtuales del modo de usuario de 2 GiB predeterminado que ofrece Windows de 32 bits. ^{[107] [108]}
• 8 TiB de espacio de direcciones virtuales en modo kernel para el sistema operativo. ^[107] Al igual que con el espacio de direcciones en modo usuario, esto supone un aumento de 4096 veces con respecto a las versiones de 32 bits de Windows. El aumento de espacio beneficia principalmente a la caché del sistema de archivos y a los "montones" en modo kernel (pool no paginado y pool paginado). Windows solo utiliza un total de 16 TiB de los 256 TiB implementados por los procesadores porque los primeros procesadores AMD64 carecían de una CMPXCHG16Binstrucción. ^[109]

En Windows 8.1 y Windows Server 2012 R2, los espacios de direcciones virtuales del modo usuario y del modo kernel se han ampliado a 128 TiB. ^[23] Estas versiones de Windows no se instalarán en procesadores que carezcan de la CMPXCHG16Binstrucción.

Las siguientes características adicionales se aplican a todas las versiones x64 de Windows:

• Capacidad de ejecutar aplicaciones de 32 bits existentes ( .exeprogramas) y bibliotecas de vínculos dinámicos ( .dlls) utilizando WoW64 si WoW64 es compatible con esa versión. Además, un programa de 32 bits, si se vinculó con la opción "consciente de direcciones grandes", ^[106] puede usar hasta 4 GiB de espacio de direcciones virtuales en Windows de 64 bits, en lugar de los 2 GiB predeterminados (3 GiB opcionales con la /3GBopción de arranque y la opción de enlace "consciente de direcciones grandes") que ofrece Windows de 32 bits. ^[110] A diferencia del uso de la /3GBopción de arranque en x86, esto no reduce el espacio de direcciones virtuales en modo kernel disponible para el sistema operativo. Por lo tanto, las aplicaciones de 32 bits pueden beneficiarse de ejecutarse en Windows x64 incluso si no se vuelven a compilar para x86-64.
• Tanto las aplicaciones de 32 como las de 64 bits, si no están vinculadas con una "capacidad de reconocimiento de direcciones grandes", están limitadas a 2 GiB de espacio de direcciones virtuales.
• Capacidad de utilizar hasta 128 GiB (Windows XP/Vista), 192 GiB (Windows 7), 512 GiB (Windows 8), 1 TiB (Windows Server 2003), 2 TiB (Windows Server 2008/Windows 10), 4 TiB (Windows Server 2012) o 24 TiB (Windows Server 2016/2019) de memoria física de acceso aleatorio (RAM). ^[111]
• Modelo de datos LLP64 : en C/C++, los tipos "int" y "long" tienen 32 bits de ancho, "long long" tiene 64 bits, mientras que los punteros y los tipos derivados de punteros tienen 64 bits de ancho.
• Los controladores de dispositivos en modo kernel deben ser versiones de 64 bits; no hay forma de ejecutar archivos ejecutables en modo kernel de 32 bits dentro del sistema operativo de 64 bits. Los controladores de dispositivos en modo usuario pueden ser de 32 o 64 bits.
• Las aplicaciones de Windows de 16 bits (Win16) y DOS no se ejecutarán en versiones x86-64 de Windows debido a la eliminación del subsistema de máquina DOS virtual (NTVDM) que dependía de la capacidad de usar el modo 8086 virtual. No se puede ingresar al modo 8086 virtual mientras se ejecuta en modo largo.
• Implementación completa de la función de protección de páginas NX (No Execute). Esto también se implementa en las versiones recientes de 32 bits de Windows cuando se inician en modo PAE.
• En lugar del descriptor de segmento FS en las versiones x86 de la familia Windows NT , se utiliza el descriptor de segmento GS para señalar dos estructuras definidas por el sistema operativo: Thread Information Block (NT_TIB) en modo de usuario y Processor Control Region (KPCR) en modo kernel. Así, por ejemplo, en modo de usuario GS:0es la dirección del primer miembro del Thread Information Block. Mantener esta convención facilitó la adaptación de x86 a 64, pero requirió que AMD mantuviera la función de los segmentos FS y GS en modo largo, aunque el direccionamiento segmentado per se no es realmente utilizado por ningún sistema operativo moderno. ^[107]
• Los primeros informes afirmaban que el programador del sistema operativo no guardaba ni restauraba el estado de la máquina FPU x87 en los cambios de contexto de subprocesos. El comportamiento observado muestra que este no es el caso: el estado x87 se guarda y se restaura, excepto para los subprocesos de solo modo kernel (una limitación que también existe en la versión de 32 bits). La documentación más reciente disponible de Microsoft establece que las instrucciones x87/ MMX / 3DNow! se pueden usar en modo largo, pero que están obsoletas y pueden causar problemas de compatibilidad en el futuro. ^[110] (3DNow! ya no está disponible en procesadores AMD, con la excepción de las instrucciones PREFETCHy PREFETCHW, ^[112] que también son compatibles con procesadores Intel a partir de Broadwell .)
• Algunos componentes como Jet Database Engine y Data Access Objects no se podrán trasladar a arquitecturas de 64 bits como x86-64 e IA-64. ^{[113] [114] [115]}
• Microsoft Visual Studio puede compilar aplicaciones nativas para la arquitectura x86-64, que solo se puede ejecutar en Microsoft Windows de 64 bits, o la arquitectura IA-32 , que se puede ejecutar como una aplicación de 32 bits en Microsoft Windows de 32 bits o Microsoft Windows de 64 bits en modo de emulación WoW64 . Las aplicaciones administradas se pueden compilar en los modos IA-32, x86-64 o AnyCPU. El software creado en los dos primeros modos se comporta como sus contrapartes de código nativo IA-32 o x86-64 respectivamente; sin embargo, cuando se utiliza el modo AnyCPU, las aplicaciones en versiones de 32 bits de Microsoft Windows se ejecutan como aplicaciones de 32 bits, mientras que se ejecutan como una aplicación de 64 bits en ediciones de 64 bits de Microsoft Windows.

Tanto la PlayStation 4 como la Xbox One , y todas las variantes de esas consolas, incorporan procesadores AMD x86-64, basados ​​en la microarquitectura Jaguar . ^{[116] [117]} El firmware y los juegos están escritos en código x86-64; no está involucrado ningún código x86 heredado.

La generación actual, la PlayStation 5 y las Xbox Series X y Series S respectivamente, también incorporan procesadores AMD x86-64, basados ​​en la microarquitectura Zen 2. ^{[118] [119]}

Aunque se considera una PC, Steam Deck utiliza una unidad de procesamiento acelerado (APU) AMD x86-64 personalizada, basada en la microarquitectura Zen 2. ^[120]

Dado que AMD64 e Intel 64 son sustancialmente similares, muchos productos de software y hardware utilizan un término independiente del proveedor para indicar su compatibilidad con ambas implementaciones. La designación original de AMD para esta arquitectura de procesador, "x86-64", todavía se utiliza para este propósito, ^[2] al igual que la variante "x86_64". ^{[3] [4]} Otras empresas, como Microsoft ^[6] y Sun Microsystems / Oracle Corporation , ^[5] utilizan la contracción "x64" en el material de marketing.

El término IA-64 se refiere al procesador Itanium y no debe confundirse con x86-64, ya que es un conjunto de instrucciones completamente diferente.

Muchos sistemas operativos y productos, especialmente aquellos que introdujeron soporte x86-64 antes de la entrada de Intel al mercado, utilizan el término "AMD64" o "amd64" para referirse tanto a AMD64 como a Intel 64.

• amd64
  • La mayoría de los sistemas BSD como FreeBSD , MidnightBSD , NetBSD y OpenBSD se refieren tanto a AMD64 como a Intel 64 bajo el nombre de arquitectura "amd64".
  • Algunas distribuciones de Linux como Debian , Ubuntu , Gentoo Linux se refieren tanto a AMD64 como a Intel 64 bajo el nombre de arquitectura "amd64".
  • Las versiones x64 de Microsoft Windows utilizan el nombre AMD64 internamente para designar varios componentes que utilizan o son compatibles con esta arquitectura. Por ejemplo, a la variable de entorno PROCESSOR_ARCHITECTURE se le asigna el valor "AMD64" en lugar de "x86" en las versiones de 32 bits, y el directorio del sistema en un CD-ROM de instalación de Windows x64 Edition se denomina "AMD64", en lugar de "i386" en las versiones de 32 bits. ^[121]
  • El comando isalist de Solaris de Sun identifica los sistemas basados ​​en AMD64 e Intel 64 como "amd64".
  • Java Development Kit (JDK): el nombre "amd64" se utiliza en los nombres de directorios que contienen archivos x86-64.
• x86_64
  • El kernel de Linux ^[122] y la colección de compiladores GNU se refieren a la arquitectura de 64 bits como "x86_64".
  • Algunas distribuciones de Linux, como Fedora , openSUSE , Arch Linux y Gentoo Linux se refieren a esta arquitectura de 64 bits como "x86_64".
  • Apple macOS se refiere a la arquitectura de 64 bits como "x86-64" o "x86_64", como se ve en el comando Terminal arch^[3] y en su documentación para desarrolladores. ^{[2] [4]}
  • A diferencia de la mayoría de los demás sistemas BSD, DragonFly BSD se refiere a la arquitectura de 64 bits como "x86_64".
  • Haiku se refiere a la arquitectura de 64 bits como "x86_64".

x86-64/AMD64 fue desarrollado exclusivamente por AMD. Hasta abril de 2021, cuando expiraron las patentes pertinentes, AMD tenía patentes sobre técnicas utilizadas en AMD64; ^{[123] [124] [125]} AMD tuvo que obtener la licencia de esas patentes para poder implementar AMD64. Intel celebró un acuerdo de licencia cruzada con AMD, otorgando a AMD la licencia de sus patentes sobre técnicas x86 existentes y a AMD la licencia de sus patentes sobre técnicas utilizadas en x86-64. ^[126] En 2009, AMD e Intel resolvieron varias demandas y desacuerdos sobre licencias cruzadas, ampliando sus acuerdos de licencia cruzada. ^{[127] [128] [129]}

• Arquitectura de software encapsulado genérico de AMD (AGESA)
• Vulnerabilidad de ejecución transitoria de la CPU

• Guías, manuales y documentos ISA para desarrolladores de AMD
• x86-64: Extendiendo la arquitectura x86 a 64 bits: charla técnica del arquitecto de AMD64 (archivo de video) y segunda charla del mismo orador (archivo de video)
• "Protección antivirus mejorada" de AMD
• Intel modifica EM64T para lograr compatibilidad total con AMD64
• Analista: Intel realizó ingeniería inversa del AMD64
• Informe preliminar sobre las diferencias entre Intel IA32e y AMD64
• Porting to 64-bit GNU/Linux Systems, por Andreas Jaeger de GCC Summit 2003. Un excelente artículo que explica casi todos los aspectos prácticos para una transición de 32 bits a 64 bits.
• Arquitectura Intel 64
• Red de software Intel: "64 bits"
• Tutoriales de TurboIRC.COM, incluidos ejemplos de cómo ingresar al modo protegido y largo de manera sencilla desde DOS
• Siete pasos para migrar un programa a un sistema de 64 bits
• Límites de memoria para las versiones de Windows