Proceso de 14 nm

Fabricación de dispositivos semiconductores
Escalado de MOSFET ( nodos de proceso )
0,20 μm  – 1968 0 10 μm  – 1971 006 μm – 1974 003 μm – 1977  1.5 μm – 1981 001 μm – 1984 800 nm – 1987 600 nm – 1990 350 nm – 1993 250 nm – 1996 180 nm – 1999 130 nm – 2001 090 nm – 2003 065 nm – 2005 045 nm – 2007 032 nm – 2009 028 nm – 2010 022 nm – 2012 014 nm – 2014 010 nm – 2016 007 nm – 2018 005 nm – 2020 003 nm – 2022
Future 002 nm ~ 2025
Half-nodes Density CMOS Device (multi-gate) Moore's law Transistor count Semiconductor Industry Nanoelectronics
v t e

El "proceso de 14 nanómetros" se refiere a un término de marketing para el nodo de tecnología MOSFET que es el sucesor del nodo "22 nm" (o "20 nm"). El "14 nm" fue denominado así por la Hoja de Ruta Tecnológica Internacional para Semiconductores (ITRS). Hasta aproximadamente 2011, se esperaba que el nodo que sucediera al "22 nm" fuera el "16 nm". Todos los nodos "14 nm" utilizan tecnología FinFET (transistor de efecto de campo de aletas), un tipo de tecnología MOSFET de múltiples puertas que es una evolución no planar de la tecnología CMOS de silicio planar .      

Desde al menos 1997, los "nodos de proceso" han sido nombrados puramente en términos de marketing, y no tienen relación con las dimensiones del circuito integrado; ^[1] ni la longitud de la compuerta, ni el paso del metal ni el paso de la compuerta en un dispositivo de "14 nm" son catorce nanómetros. ^{[2] [3] [4]} Por ejemplo, los procesos de "10 nm" de TSMC y Samsung están en algún lugar entre los procesos de "14 nm" y "10 nm" de Intel en densidad de transistores , y los procesos de " 7 nm " de TSMC son dimensionalmente similares al proceso de "10 nm" de Intel. ^[5]

Samsung Electronics lanzó un chip de "14 nm" en 2014, antes de fabricar chips flash NAND de "clase 10 nm" en 2013. ^{[ dudoso – discutir ] [ aclaración necesaria ]} El mismo año, SK Hynix comenzó la producción en masa de flash NAND de "16  nm" , y TSMC comenzó la producción de FinFET de "16 nm". El año siguiente, Intel comenzó a enviar dispositivos a escala de "14 nm" a los consumidores. ^{[ necesita actualización ]}  

Las resoluciones de un dispositivo de "14 nm" son difíciles de lograr en una resina polimérica , incluso con litografía por haz de electrones . Además, los efectos químicos de la radiación ionizante también limitan la resolución confiable a aproximadamente 30 nm , que también se puede lograr utilizando la litografía de inmersión de última generación actual . Se requieren materiales de máscara dura y patrones múltiples .

Una limitación más significativa proviene del daño del plasma a los materiales de baja k . La extensión del daño es típicamente de 20 nm de espesor, ^[6] pero también puede llegar hasta aproximadamente 100 nm. ^[7] Se espera que la sensibilidad al daño empeore a medida que los materiales de baja k se vuelvan más porosos. A modo de comparación, el radio atómico de un silicio sin restricciones es de 0,11 nm. Por lo tanto, alrededor de 90 átomos de Si abarcarían la longitud del canal, lo que provocaría una fuga sustancial .

Tela Innovations y Sequoia Design Systems desarrollaron una metodología que permite la doble exposición para el nodo "16 nm"/"14 nm" alrededor de 2010. ^[8] Samsung y Synopsys también habían comenzado, en ese momento, a implementar patrones dobles en flujos de diseño de "22 nm" y "16 nm". ^[9] Mentor Graphics informó que había producido chips de prueba de "16 nm" en 2010. ^{[10] [ necesita actualización ]} El 17 de enero de 2011, IBM anunció que se asociaría con ARM para desarrollar tecnología de procesamiento de chips de "14 nm". ^{[11] [ necesita actualización ]}

El 18 de febrero de 2011, Intel anunció que construiría una nueva planta de fabricación de semiconductores de 5 mil millones de dólares en Arizona , diseñada para fabricar chips utilizando los procesos de fabricación de "14 nm" y obleas de 300 mm de vanguardia . ^{[12] [13]} La nueva planta de fabricación se llamaría Fab 42, y la construcción estaba prevista para comenzar a mediados de 2011. Intel anunció la nueva instalación como "la instalación de fabricación de alto volumen más avanzada del mundo", y dijo que entraría en funcionamiento en 2013. Desde entonces, Intel decidió posponer la apertura de esta instalación y, en su lugar, actualizar sus instalaciones existentes para admitir chips de 14 nm. ^{[14] [ necesita actualización ]} El 17 de mayo de 2011, Intel anunció una hoja de ruta para 2014 que incluía transistores de "14 nm" para sus líneas de productos Xeon , Core y Atom . ^{[15] [ necesita actualización ]}

A finales de los años 1990, el equipo japonés de Hisamoto del Laboratorio Central de Investigación de Hitachi comenzó a colaborar con un equipo internacional de investigadores para seguir desarrollando la tecnología FinFET, entre ellos Chenming Hu de TSMC y varios investigadores de la UC Berkeley . En 1998, el equipo fabricó con éxito dispositivos con un proceso de hasta 17 nm. Más tarde, en 2001, desarrollaron un proceso FinFET de 15 nm . ^[16] En 2002, un equipo internacional de investigadores de la UC Berkeley, entre ellos Shibly Ahmed (bangladesí), Scott Bell, Cyrus Tabery (iraní), Jeffrey Bokor , David Kyser, Chenming Hu ( Taiwan Semiconductor Manufacturing Company ) y Tsu-Jae King Liu , demostraron dispositivos FinFET con una longitud de compuerta de hasta 10 nm . ^{[16] [17]}  

En 2005, Toshiba demostró un proceso FinFET de 15 nm, con una longitud de compuerta de 15 nm y un ancho de aleta de 10 nm, utilizando un proceso de espaciador de pared lateral. ^[18] Se había sugerido anteriormente en 2003 que para el nodo de 16 nm, un transistor lógico tendría una longitud de compuerta de aproximadamente 5 nm. ^{[19] [ necesita actualización ]} En diciembre de 2007, Toshiba demostró un prototipo de unidad de memoria que utilizaba líneas delgadas de 15 nanómetros. ^[20]

En diciembre de 2009, National Nano Device Laboratories, propiedad del gobierno de Taiwán, produjo un chip SRAM de "16 nm". ^{[21] [ necesita actualización ]}

En septiembre de 2011, Hynix anunció el desarrollo de celdas NAND de "15 nm". ^{[22] [ necesita actualización ]}

En diciembre de 2012, Samsung Electronics lanzó un chip de "14 nm". ^{[23] [ necesita actualización ]}

En septiembre de 2013, Intel presentó una computadora portátil Ultrabook que utilizaba una CPU Broadwell de "14 nm" , y el director ejecutivo de Intel, Brian Krzanich, dijo: "[La CPU] se enviará a fines de este año". ^[24] Sin embargo, a febrero de 2014, el envío se había retrasado aún más hasta el cuarto trimestre de 2014. ^{[25] [ necesita actualización ]}

En agosto de 2014, Intel anunció los detalles de la microarquitectura de "14 nm" para sus próximos procesadores Core M , el primer producto fabricado con el proceso de fabricación de "14 nm" de Intel. Los primeros sistemas basados ​​en el procesador Core M debían estar disponibles en el cuarto trimestre de 2014, según el comunicado de prensa. "La tecnología de 14 nanómetros de Intel utiliza transistores tri-gate de segunda generación para ofrecer un rendimiento, una potencia, una densidad y un coste por transistor líderes en la industria", afirmó Mark Bohr, miembro senior de Intel, Technology and Manufacturing Group, y director de Process Architecture and Integration. ^{[26] [ necesita actualización ]}

En 2018, Intel anunció una escasez de capacidad de fabricación de "14 nm". ^{[27] [ necesita actualización ]}

En 2013, SK Hynix comenzó la producción en masa de flash NAND  de "16 nm" , ^[28] TSMC comenzó la producción de FinFET de "16 nm" , ^[29] y Samsung comenzó la producción de flash NAND de " clase de 10 nm ". ^[30]   

El 5 de septiembre de 2014, Intel lanzó los tres primeros procesadores basados ​​en Broadwell que pertenecían a la familia Core M de bajo TDP : Core M-5Y10, Core M-5Y10a y Core M-5Y70. ^{[31] [ necesita actualización ]}

En febrero de 2015, Samsung anunció que sus teléfonos inteligentes estrella, el Galaxy S6 y S6 Edge , contarían con sistemas Exynos en chip (SoC) de "14 nm". ^{[32] [ necesita actualización ]}

El 9 de marzo de 2015, Apple Inc. lanzó la MacBook y la MacBook Pro de "principios de 2015" , que utilizaban procesadores Intel de "14 nm". Cabe destacar el i7-5557U, que tiene Intel Iris Graphics 6100 y dos núcleos que funcionan a 3,1 GHz, y consumen solo 28 vatios. ^{[33] [34] [ necesita actualización ]}

El 25 de septiembre de 2015, Apple Inc. lanzó el iPhone 6S y 6S Plus , que anteriormente estaban equipados con chips A9 de "clase de escritorio" ^[35] que se fabrican en "14 nm" por Samsung y en "16 nm" por TSMC (Taiwan Semiconductor Manufacturing Company). ^{[ necesita actualización ]}

En mayo de 2016, Nvidia lanzó sus GPU de la serie GeForce 10 basadas en la arquitectura Pascal , que incorpora la tecnología FinFET "16 nm" de TSMC y la tecnología FinFET "14 nm" de Samsung. ^{[36] [37] [ necesita actualización ]}

En junio de 2016, AMD lanzó sus GPU Radeon RX 400 basadas en la arquitectura Polaris , que incorporaban la tecnología FinFET de "14 nm" de Samsung. En ese momento, la tecnología había sido licenciada a GlobalFoundries para un doble abastecimiento. ^{[38] [ necesita actualización ]}

El 2 de agosto de 2016, Microsoft lanzó la Xbox One S , que utilizaba "16 nm" de TSMC. ^{[ necesita actualización ]}

El 2 de marzo de 2017, AMD lanzó sus CPU Ryzen basadas en la arquitectura Zen , incorporando tecnología FinFET de "14 nm" de Samsung, que anteriormente había sido licenciada a GlobalFoundries para que la construyera. ^{[39] [ necesita actualización ]}

El procesador NEC SX-Aurora TSUBASA , presentado en octubre de 2017, ^[40] utilizó un proceso FinFET de "16  nm" de TSMC y fue diseñado para usarse con las supercomputadoras NEC SX . ^{[41] [ necesita actualización ]}

El 22 de julio de 2018, GlobalFoundries anunció su proceso de rendimiento líder de "12 nm" (12LP), basado en un proceso 14LP autorizado por Samsung. ^{[42] [ necesita actualización ]}

En septiembre de 2018, Nvidia lanzó GPU basadas en su Turing (microarquitectura) , que se fabricaron en el proceso de "12 nm" de TSMC y tenían una densidad de transistores de 24,67 millones de transistores por milímetro cuadrado. ^{[43] [ necesita actualización ]}

Los números más bajos son mejores, excepto en el caso de la densidad de transistores, en cuyo caso sucede lo contrario. ^[61] El paso de la compuerta del transistor también se conoce como CPP (paso de policontacto), y el paso de interconexión también se conoce como MMP (paso de metal mínimo). ^{[62] [63] [64] [65] [66]}

^[67]