Lista de ejemplos de escala de semiconductores
| Fabricación de dispositivos semiconductores |
|---|
 |
| Escalado de MOSFET (nodos de proceso) |
|
Future
|
Se enumeran muchos ejemplos a escala de semiconductores para varios nodos de procesos de fabricación de semiconductores de transistores de efecto de campo de óxido de metal-semiconductor (MOSFET, o transistor MOS) .
Cronología de las demostraciones de MOSFET
PMOS y NMOS
| Fecha | Longitud del canal | Espesor del óxido [1] | Lógica MOSFET | Investigador(es) | Organización | Árbitro |
|---|---|---|---|---|---|---|
| Junio de 1960 | 20.000 nm | 100 nm | PMO | Mohamed M. Atalla y Dawon Kahng | Laboratorios Bell Telephone | [2] [3] |
| NMO | ||||||
| 10.000 nm | 100 nm | PMO | Mohamed M. Atalla y Dawon Kahng | Laboratorios Bell Telephone | [4] | |
| NMO | ||||||
| Mayo de 1965 | 8.000 nm | 150 nm | NMO | Chih-Tang Sah , Otto Leistiko, AS Grove | Semiconductores Fairchild | [5] |
| 5.000 nm | 170 nm | PMO | ||||
| Diciembre de 1972 | 1.000 nm | ? | PMO | Robert H. Dennard , Fritz H. Gaensslen, Hwa-Nien Yu | Centro de investigación IBM TJ Watson | [6] [7] [8] |
| 1973 | 7.500 nm | ? | NMO | Suzuki Sohichi | Comité ejecutivo nacional | [9] [10] |
| 6.000 nm | ? | PMO | ? | Toshiba | [11] [12] | |
| Octubre de 1974 | 1.000 nm | 35 nm | NMO | Robert H. Dennard , Fritz H. Gaensslen, Hwa-Nien Yu | Centro de investigación IBM TJ Watson | [13] |
| 500 nm | ||||||
| Septiembre de 1975 | 1.500 nm | 20 nm | NMO | Ryoichi Hori, Hiroo Masuda, Osamu Minato | Hitachi | [7] [14] |
| Marzo de 1976 | 3.000 nm | ? | NMO | ? | Intel | [15] |
| Abril de 1979 | 1.000 nm | 25 nm | NMO | William R. Hunter, LM Ephrath, Alice Cramer | Centro de investigación IBM TJ Watson | [16] |
| Diciembre de 1984 | 100 nm | 5 nm | NMO | Toshio Kobayashi, Seiji Horiguchi, K. Kiuchi | Telégrafo y teléfono de Nippon | [17] |
| Diciembre de 1985 | 150 nm | 2,5 nm | NMO | Toshio Kobayashi, Seiji Horiguchi, M. Miyake, M. Oda | Telégrafo y teléfono de Nippon | [18] |
| 75 nm | ? | NMO | Stephen Y. Chou, Henry I. Smith, Dimitri A. Antoniadis | Instituto Tecnológico de Massachusetts (MIT) | [19] | |
| Enero de 1986 | 60 nm | ? | NMO | Stephen Y. Chou, Henry I. Smith, Dimitri A. Antoniadis | Instituto Tecnológico de Massachusetts (MIT) | [20] |
| Junio de 1987 | 200 nm | 3,5 nm | PMO | Toshio Kobayashi, M. Miyake, K. Deguchi | Telégrafo y teléfono de Nippon | [21] |
| Diciembre de 1993 | 40 nm | ? | NMO | Mizuki Ono, Masanobu Saito, Takashi Yoshitomi | Toshiba | [22] |
| Septiembre de 1996 | 16 nm | ? | PMO | Hisao Kawaura, Toshitsugu Sakamoto, Toshio Baba | Comité ejecutivo nacional | [23] |
| Junio de 1998 | 50 nm | 1,3 nm | NMO | Khaled Z. Ahmed, Effiong E. Ibok y Miryeong Song | Dispositivos micro avanzados (AMD) | [24] [25] |
| Diciembre de 2002 | 6 nm | ? | PMO | Bruce Doris, Omer Dokumaci, Meikei Ieong | IBM | [26] [27] [28] |
| Diciembre de 2003 | 3 nm | ? | PMO | Hitoshi Wakabayashi, Shigeharu Yamagami | Comité ejecutivo nacional | [29] [27] |
| ? | NMO |
CMOS (puerta única)
| Fecha | Longitud del canal | Espesor del óxido [1] | Investigador(es) | Organización | Árbitro |
|---|---|---|---|---|---|
| Febrero de 1963 | ? | ? | Chih-Tang Sah , Frank Wanlass | Semiconductores Fairchild | [30] [31] |
| 1968 | 20.000 nm | 100 nm | ? | Laboratorios RCA | [32] |
| 1970 | 10.000 nm | 100 nm | ? | Laboratorios RCA | [32] |
| Diciembre de 1976 | 2.000 nm | ? | A. Aitken, RG Poulsen, ATP MacArthur, JJ White | Semiconductores Mitel | [33] |
| Febrero de 1978 | 3.000 nm | ? | Toshiaki Masuhara, Osamu Minato, Toshio Sasaki, Yoshio Sakai | Laboratorio de investigación central de Hitachi | [34] [35] [36] |
| Febrero de 1983 | 1.200 nm | 25 nm | RJC Chwang, M. Choi, D. Creek, S. Stern, PH Pelley | Intel | [37] [38] |
| 900 nm | 15 nm | Tsuneo Mano, J. Yamada, Junichi Inoue, S. Nakajima | Telégrafo y Teléfono Nipón (NTT) | [37] [39] | |
| Diciembre de 1983 | 1.000 nm | 22,5 nm | GJ Hu, Yuan Taur, Robert H. Dennard , Chung-Yu Ting | Centro de investigación IBM TJ Watson | [40] |
| Febrero de 1987 | 800 nm | 17 nm | T. Sumi, Tsuneo Taniguchi, Mikio Kishimoto, Hiroshige Hirano | Matsushita | [37] [41] |
| 700 nm | 12 nm | Tsuneo Mano, J. Yamada, Junichi Inoue, S. Nakajima | Telégrafo y Teléfono Nipón (NTT) | [37] [42] | |
| Septiembre de 1987 | 500 nm | 12,5 nm | Hussein I. Hanafi, Robert H. Dennard , Yuan Taur, Nadim F. Haddad | Centro de investigación IBM TJ Watson | [43] |
| Diciembre de 1987 | 250 nm | ? | Naoki Kasai, Nobuhiro Endo, Hiroshi Kitajima | Comité ejecutivo nacional | [44] |
| Febrero de 1988 | 400 nm | 10 nm | M. Inoue, H. Kotani, T. Yamada, Hiroyuki Yamauchi | Matsushita | [37] [45] |
| Diciembre de 1990 | 100 nm | ? | Ghavam G. Shahidi , Bijan Davari , Yuan Taur, James D. Warnock | Centro de investigación IBM TJ Watson | [46] |
| 1993 | 350 nm | ? | ? | Sony | [47] |
| 1996 | 150 nm | ? | ? | Mitsubishi Eléctrico | |
| 1998 | 180 nm | ? | ? | Compañía de gestión de telecomunicaciones | [48] |
| Diciembre de 2003 | 5 nm | ? | Hitoshi Wakabayashi, Shigeharu Yamagami, Nobuyuki Ikezawa | Comité ejecutivo nacional | [29] [49] |
MOSFET multipuerta (MuGFET)
| Fecha | Longitud del canal | Tipo MuGFET | Investigador(es) | Organización | Árbitro |
|---|---|---|---|---|---|
| Agosto de 1984 | ? | Dirección General de Movilidad | Toshihiro Sekigawa, Yutaka Hayashi | Laboratorio Electrotécnico (ETL) | [50] |
| 1987 | 2.000 nm | Dirección General de Movilidad | Toshihiro Sekigawa | Laboratorio Electrotécnico (ETL) | [51] |
| Diciembre de 1988 | 250 nm | Dirección General de Movilidad | Bijan Davari , Wen-Hsing Chang, Matthew R. Wordeman, CS Oh | Centro de investigación IBM TJ Watson | [52] [53] |
| 180 nm | |||||
| ? | GAAFET | Fujio Masuoka , Hiroshi Takato, Kazumasa Sunouchi, N. Okabe | Toshiba | [54] [55] [56] | |
| Diciembre de 1989 | 200 nm | Transformador FinFET | Digh Hisamoto, Toru Kaga, Yoshifumi Kawamoto, Eiji Takeda | Laboratorio de investigación central de Hitachi | [57] [58] [59] |
| Diciembre de 1998 | 17 nm | Transformador FinFET | Digh Hisamoto, Chenming Hu , Tsu-Jae King Liu , Jeffrey Bokor | Universidad de California (Berkeley) | [60] [61] |
| 2001 | 15 nm | Transformador FinFET | Chenming Hu , Yang-Kyu Choi, Nick Lindert, Tsu-Jae King Liu | Universidad de California (Berkeley) | [60] [62] |
| Diciembre de 2002 | 10 nm | Transformador FinFET | Shbly Ahmed, Scott Bell, Cyrus Tabery y Jeffrey Bokor | Universidad de California (Berkeley) | [60] [63] |
| Junio de 2006 | 3 nm | GAAFET | Hyunjin Lee, Yang-kyu Choi, Lee-Eun Yu, Seong-Wan Ryu | KAIST | [64] [65] |
Otros tipos de MOSFET
| Fecha | Longitud del canal (nm) | Espesor del óxido (nm) [1] | Tipo MOSFET | Investigador(es) | Organización | Árbitro |
|---|---|---|---|---|---|---|
| Octubre de 1962 | ? | ? | Pantalla TFT | Paul K. Weimer | Laboratorios RCA | [66] [67] |
| 1965 | ? | ? | GaAs | H. Becke, R. Hall, J. White | Laboratorios RCA | [68] |
| Octubre de 1966 | 100.000 | 100 | Pantalla TFT | TP Brody, ÉL Kunig | Westinghouse Eléctrico | [69] [70] |
| Agosto de 1967 | ? | ? | MGMO | Dawon Kahng y Simon Min Sze | Laboratorios Bell Telephone | [71] |
| Octubre de 1967 | ? | ? | MNOS | HA Richard Wegener, AJ Lincoln, HC Pao | Corporación Sperry | [72] |
| Julio de 1968 | ? | ? | BiMOS | Hung-Chang Lin , Ramachandra R. Iyer | Westinghouse Eléctrico | [73] [74] |
| Octubre de 1968 | ? | ? | BiCMOS | Hung-Chang Lin , Ramachandra R. Iyer, CT Ho | Westinghouse Eléctrico | [75] [74] |
| 1969 | ? | ? | VMOS | ? | Hitachi | [76] [77] |
| Septiembre de 1969 | ? | ? | DMOS | Y. Tarui, Y. Hayashi, Toshihiro Sekigawa | Laboratorio Electrotécnico (ETL) | [78] [79] |
| Octubre de 1970 | ? | ? | Transistor isoftálico | Piet Bergveld | Universidad de Twente | [80] [81] |
| Octubre de 1970 | 1000 | ? | DMOS | Y. Tarui, Y. Hayashi, Toshihiro Sekigawa | Laboratorio Electrotécnico (ETL) | [82] |
| 1977 | ? | ? | VDMOS | Juan Luis Moll | Laboratorios HP | [76] |
| ? | ? | LDMOS | ? | Hitachi | [83] | |
| Julio de 1979 | ? | ? | Transistor bipolar de transistores (IGBT) | Bantval Jayant Baliga , Margaret Lazeri | General Electric | [84] |
| Diciembre de 1984 | 2000 | ? | BiCMOS | H. Higuchi, Goro Kitsukawa, Takahide Ikeda, Y. Nishio | Hitachi | [85] |
| Mayo de 1985 | 300 | ? | ? | K. Deguchi, Kazuhiko Komatsu, M. Miyake, H. Namatsu | Telégrafo y teléfono de Nippon | [86] |
| Febrero de 1985 | 1000 | ? | BiCMOS | H. Momose, Hideki Shibata, S. Saitoh, Jun-ichi Miyamoto | Toshiba | [87] |
| Noviembre de 1986 | 90 | 8.3 | ? | Han-Sheng Lee, LC Puzio | Motores generales | [88] |
| Diciembre de 1986 | 60 | ? | ? | Ghavam G. Shahidi , Dimitri A. Antoniadis, Henry I. Smith | Instituto Tecnológico de Massachusetts (MIT) | [89] [20] |
| Mayo de 1987 | ? | 10 | ? | Bijan Davari , Chung-Yu Ting, Kie Y. Ahn, S. Basavaiah | Centro de investigación IBM TJ Watson | [90] |
| Diciembre de 1987 | 800 | ? | BiCMOS | Robert H. Havemann, RE Eklund, Hiep V. Tran | Instrumentos de Texas | [91] |
| Junio de 1997 | 30 | ? | MOSFET EJ | Hisao Kawaura, Toshitsugu Sakamoto, Toshio Baba | Comité ejecutivo nacional | [92] |
| 1998 | 32 | ? | ? | ? | Comité ejecutivo nacional | [27] |
| 1999 | 8 | ? | ? | ? | ||
| Abril de 2000 | 8 | ? | MOSFET EJ | Hisao Kawaura, Toshitsugu Sakamoto, Toshio Baba | Comité ejecutivo nacional | [93] |
Productos comerciales que utilizan MOSFET a microescala
Productos con proceso de fabricación de 20 μm
- La serie de circuitos integrados (CI) CD4000 de RCA comenzó en 1968. [32]
Productos con proceso de fabricación de 10 μm
- Intel 4004 , la primera CPU con microprocesador de un solo chip , lanzada en 1971.
- La CPU Intel 8008 se lanzó en 1972.
Productos con proceso de fabricación de 8 μm
- Intel 1103 , uno de los primeros chips de memoria de acceso aleatorio dinámico (DRAM) lanzado en 1970. [94]
- La CPU MOS Technology 6502 de 1 MHz se lanzó en 1975. [95]
Productos con proceso de fabricación de 6 μm
- Toshiba TLCS-12, un microprocesador desarrollado para el sistema EEC (Electronic Engine Control) de Ford en 1973. [11]
- La CPU Intel 8080 lanzada en 1974 se fabricó utilizando este proceso. [96]
- El adaptador de interfaz de televisión , el chip de audio y gráficos personalizado desarrollado para el Atari 2600 en 1977. [97]
- MOS Technology SID , un generador de sonido programable desarrollado para el Commodore 64 en 1982. [97]
- MOS Technology VIC-II , un controlador de pantalla de vídeo desarrollado para el Commodore 64 en 1982 (5 μm). [97]
Productos con proceso de fabricación de 3 μm
- La CPU Intel 8085 se lanzó en 1976. [98]
- La CPU Intel 8086 se lanzó en 1978. [96]
- La CPU Intel 8088 se lanzó en 1979.
- CPU Motorola 68000 de 8 MHz lanzada en 1979 (3,5 μm).
Productos con proceso de fabricación de 1,5 μm
- Chip de memoria SRAM de 64 kb de NEC en 1981. [47]
- La CPU Intel 80286 se lanzó en 1982.
- La arquitectura gráfica avanzada de Amiga (vendida inicialmente en 1992) incluía chips como Alice que se fabricaban utilizando un proceso CMOS de 1,5 μm . [99]
Productos con proceso de fabricación de 1 μm
- Los chips de memoria DRAM de NTT , incluido su chip de 64 kb en 1979 y el chip de 256 kb en 1980. [37]
- Chip de memoria DRAM de 1 Mb de NEC en 1984. [47]
- La CPU Intel 80386 se lanzó en 1985.
Productos con proceso de fabricación de 800 nm
- Chip de memoria DRAM de 1 Mb de NTT en 1984. [37]
- NEC y Toshiba utilizaron este proceso para sus chips de memoria DRAM de 4 Mb en 1986. [47]
- Hitachi , IBM , Matsushita y Mitsubishi Electric utilizaron este proceso para sus chips de memoria DRAM de 4 Mb en 1987. [37]
- Chip de memoria EPROM de 4 Mb de Toshiba en 1987. [47]
- Hitachi, Mitsubishi y Toshiba utilizaron este proceso para sus chips de memoria SRAM de 1 Mb en 1987. [47]
- La CPU Intel 486 se lanzó en 1989.
- microSPARC I se lanzó en 1992.
- Las primeras CPU Intel Pentium P5 a 60 MHz y 66 MHz se lanzaron en 1993.
Productos con proceso de fabricación de 600 nm
- Mitsubishi Electric , Toshiba y NEC introdujeron chips de memoria DRAM de 16 Mb fabricados con un proceso de 600 nm en 1989. [47]
- Chip de memoria EPROM de 16 Mb de NEC en 1990. [47]
- El chip de memoria flash de 16 Mb de Mitsubishi en 1991. [47]
- La CPU Intel 80486DX4 se lanzó en 1994.
- IBM / Motorola PowerPC 601 , el primer chip PowerPC, se produjo en 0,6 μm.
- CPU Intel Pentium a 75 MHz, 90 MHz y 100 MHz.
Productos con proceso de fabricación de 350 nm
- Chip de memoria SRAM de 16 Mb de Sony en 1994. [47]
- NEC VR4300 (1995), utilizado en la consola de juegos Nintendo 64 .
- Intel Pentium Pro (1995), Pentium ( P54CS , 1995) y las primeras CPU Pentium II ( Klamath , 1997).
- CPU AMD K5 (1996) y AMD K6 original (modelo 6, 1997).
- Parallax Propeller , microcontrolador de 8 núcleos. [100]
Productos con proceso de fabricación de 250 nm
- Chip de memoria SRAM de 16 Mb de Hitachi en 1993. [47]
- Hitachi y NEC introdujeron chips de memoria DRAM de 256 Mb fabricados con este proceso en 1993, seguidos por Matsushita , Mitsubishi Electric y Oki en 1994. [47]
- Chip de memoria DRAM de 1 Gb de NEC en 1995. [47]
- Chip de memoria flash NAND de 128 Mb de Hitachi en 1996. [47]
- DEC Alpha 21264A, que se comercializó en 1999.
- AMD K6-2 Chomper y Chomper Extended . Chomper se lanzó el 28 de mayo de 1998.
- AMD K6-III "Sharptooth" utilizó 250 nm.
- Mobile Pentium MMX Tillamook , lanzado en agosto de 1997.
- Pentium II Deschutes .
- CPU Hitachi SH-4 y GPU PowerVR2 de la consola Dreamcast , lanzada en 1998.
- Pentium III Katmai .
- CPU Emotion Engine de la PlayStation 2 inicial .
Procesadores que utilizan tecnología de fabricación de 180 nm
- Intel Coppermine E - Octubre de 1999
- Motor de emociones y sintetizador gráfico de la consola PlayStation 2 de Sony – Marzo de 2000 [101]
- ATI Radeon R100 y RV100 Radeon 7000 – 2000
- AMD Athlon Thunderbird – Junio de 2000
- Intel Celeron (Willamette) – Mayo de 2002
- Motorola PowerPC 7445 y 7455 (Apollo 6) – Enero de 2002
Procesadores que utilizan tecnología de fabricación de 130 nm
- Fujitsu SPARC64 V – 2001 [102]
- Gekko de IBM y Nintendo ( consola GameCube ) – 2001
- Motorola PowerPC 7447 y 7457 – 2002
- IBM PowerPC G5 970 – Octubre de 2002 – Junio de 2003
- Intel Pentium III Tualatin y Coppermine – 2001-04
- Intel Celeron Tualatin -256 – 2 de octubre de 2001
- Intel Pentium M Banias – 2003-03-12
- Intel Pentium 4 Northwood - 7 de enero de 2002
- Intel Celeron Northwood-128 – 18 de septiembre de 2002
- Intel Xeon Prestonia y Gallatin – 25 de febrero de 2002
- VÍA C3 – 2001
- AMD Athlon XP Thoroughbred, Thorton y Barton
- Pura sangre AMD Athlon MP – 27 de agosto de 2002
- AMD Athlon XP-M Pura sangre, Barton y Dublin
- AMD Duron Applebred – 21 de agosto de 2003
- AMD K7 Sempron Thoroughbred-B, Thorton y Barton – 28 de julio de 2004
- AMD K8 Sempron París – 28 de julio de 2004
- AMD Athlon 64 Clawhammer y Newcastle – 23 de septiembre de 2003
- El mazo de AMD Opteron – 30 de junio de 2003
- Elbrus 2000 1891ВМ4Я (1891VM4YA) – 27 de abril de 2008 [1]
- MCST-R500S 1891BM3 – 27 de julio de 2008 [2]
- Vórtice 86SX – [3]
Productos comerciales que utilizan MOSFET a escala nanométrica
Chips que utilizan tecnología de fabricación de 90 nm
- Sony–Toshiba Emotion Engine + Sintetizador gráfico ( PlayStation 2 ) – 2003 [101]
- IBM PowerPC G5 970FX – 2004
- Proceso de memoria SDRAM DDR2 de 90 nm de Elpida Memory – 2005
- IBM PowerPC G5 970MP – 2005
- IBM PowerPC G5 970GX – 2005
- Procesador IBM Waternoose para Xbox 360 – 2005
- Procesador IBM–Sony–Toshiba Cell – 2005
- Intel Pentium 4 Prescott – 2004-02
- Intel Celeron D Prescott-256 – 2004-05
- Intel Pentium M Dothan – 2004-05
- Intel Celeron M Dothan -1024 – 2004-08
- Intel Xeon Nocona, Irwindale, Cranford, Potomac, Paxville – 2004-06
- Intel Pentium D Smithfield – 2005-05
- AMD Athlon 64 Winchester, Venecia, San Diego, Orleans – 2004-10
- AMD Athlon 64 X2 Manchester, Toledo, Windsor – 2005-05
- AMD Sempron Palermo y Manila – 2004-08
- AMD Turion 64 Lancaster y Richmond – 2005-03
- AMD Turion 64 X2 Taylor y Trinidad – 2006-05
- AMD Opteron Venus, Troy y Athens – 2005-08
- AMD Dual-core Opteron Dinamarca, Italia, Egipto, Santa Ana y Santa Rosa
- VIA C7 – 2005-05
- Loongson (Ahijado) 2Е STLS2E02 – 2007-04
- Loongson (Ahijado) 2F STLS2F02 – 2008-07
- MCST-4R – 2010-12
- Elbrus-2C+ – 2011-11
Procesadores que utilizan tecnología de fabricación de 65 nm
- Sony–Toshiba EE + GS ( PStwo ) [103] – 2005
- Intel Pentium 4 (Cedar Mill) – 16 de enero de 2006
- Intel Pentium D serie 900 – 16 de enero de 2006
- Intel Celeron D (núcleos Cedar Mill) – 28/05/2006
- Intel Core – 5 de enero de 2006
- Intel Core 2 – 27 de julio de 2006
- Intel Xeon ( Sossaman ) – 14 de marzo de 2006
- Serie AMD Athlon 64 (a partir de Lima) – 20/02/2007
- Serie AMD Turion 64 X2 (a partir de Tyler): 7 de mayo de 2007
- Serie AMD Phenom
- Procesador Cell de IBM – PlayStation 3 – 17 de noviembre de 2007
- El z10 de IBM
- Procesador Microsoft Xbox 360 "Falcon" – 2007–09
- Procesador Microsoft Xbox 360 "Opus" – 2008
- Procesador Microsoft Xbox 360 "Jasper" – 2008–2010
- Tarjeta gráfica "Jasper" de Microsoft Xbox 360 (2008-2010)
- Sun UltraSPARC T2 – 2007–2010
- AMD Turion Ultra – 2008-06 [104]
- Familia TI OMAP 3 [105] – 2008-02
- VIA Nano – 2008-05
- Loongson – 2009
- GPU NVIDIA GeForce 8800GT – 2007
Procesadores que utilizan tecnología de 45 nm
- Matsushita lanzó el Uniphier de 45 nm en 2007. [106]
- Wolfdale , Yorkfield , Yorkfield XE y Penryn son núcleos Intel vendidos bajo la marca Core 2 .
- Procesadores de la serie Intel Core i7 , i5 750 ( Lynnfield y Clarksfield )
- Los Pentium Dual-Core Wolfdale-3M son los procesadores de doble núcleo actuales [ ¿cuándo? ] de Intel que se venden bajo la marca Pentium .
- Diamondville y Pineview son los núcleos Intel actuales [ ¿cuándo? ] con hyper-threading que se venden bajo la marca Intel Atom .
- Procesadores de cuatro núcleos AMD Deneb ( Penom II ) y Shanghai ( Opteron ), procesadores de doble núcleo Regor ( Athlon II ) [4], procesadores de doble núcleo móviles Caspian ( Turion II ).
- Procesador AMD ( Phenom II ) "Thuban" de seis núcleos (1055T)
- Xenón en el modelo Xbox 360 S.
- Sony–Toshiba Cell Broadband Engine en el modelo PlayStation 3 Slim – septiembre de 2009.
- Samsung S5PC110, también conocido como Hummingbird .
- Instrumentos de Texas OMAP 36xx.
- IBM POWER7 y z196
- Serie Fujitsu SPARC64 VIIIfx
- CPU de Wii U Espresso (microprocesador)
Chips que utilizan tecnología de 32 nm
- Toshiba produjo chips de memoria flash NAND comerciales de 32 Gb con el proceso de 32 nm en 2009. [107]
- Procesadores Intel Core i3 e i5, lanzados en enero de 2010 [108]
- Procesador Intel de 6 núcleos, con nombre en código Gulftown [109]
- El Intel i7-970 se lanzó a fines de julio de 2010 y tiene un precio aproximado de US$900.
- Los procesadores AMD FX Series, cuyo nombre en código es Zambezi y basados en la arquitectura Bulldozer de AMD , se lanzaron en octubre de 2011. La tecnología utilizaba un proceso SOI de 32 nm, dos núcleos de CPU por módulo y hasta cuatro módulos, que iban desde un diseño de cuatro núcleos que costaba aproximadamente 130 dólares hasta un diseño de ocho núcleos que costaba 280 dólares.
- Ambarella Inc. anunció la disponibilidad del circuito de sistema en chip A7L para cámaras digitales, que ofrece capacidades de video de alta definición de 1080p60 en septiembre de 2011 [110]
Chips que utilizan tecnología de 24–28 nm
- SK Hynix anunció que podría producir un chip flash de 26 nm con una capacidad de 64 Gb; Intel Corp. y Micron Technology ya habían desarrollado la tecnología por sí mismos. Anunciado en 2010. [111]
- Toshiba anunció que lanzaría dispositivos NAND con memoria flash de 24 nm el 31 de agosto de 2010. [112]
- En 2016, el procesador de 28 nm Elbrus-8S de MCST comenzó a producirse en serie. [113] [114]
Chips que utilizan tecnología de 22 nm
- Los procesadores Intel Core i7 e Intel Core i5 basados en la tecnología Ivy Bridge de 22 nm de Intel para chipsets de la serie 7 salieron a la venta en todo el mundo el 23 de abril de 2012. [115]
Chips que utilizan tecnología de 20 nm
- Samsung Electronics comenzó la producción en masa de chips de memoria flash NAND de 64 Gb utilizando un proceso de 20 nm en 2010. [116]
- Nvidia Tegra X1 ( Nintendo Switch y Nvidia Shield TV )
Chips que utilizan tecnología de 16 nm
- TSMC comenzó la producción de chips FinFET de 16 nm en 2013. [117]
- Nvidia Tegra X1+ (modelos posteriores de Nintendo Switch y Nvidia Shield TV )
Chips que utilizan tecnología de 14 nm
- Los procesadores Intel Core i7 e Intel Core i5 basados en la tecnología Broadwell de 14 nm de Intel se lanzaron en enero de 2015. [118]
- Procesadores AMD Ryzen basados en las arquitecturas Zen o Zen+ de AMD y que utilizan tecnología FinFET de 14 nm . [119]
Chips que utilizan tecnología de 10 nm
- Samsung anunció que había comenzado la producción en masa de chips de memoria flash de celdas multinivel (MLC) utilizando un proceso de 10 nm en 2013. [120] El 17 de octubre de 2016, Samsung Electronics anunció la producción en masa de chips SoC a 10 nm. [121]
- TSMC comenzó la producción comercial de chips de 10 nm a principios de 2016, antes de pasar a la producción en masa a principios de 2017. [122]
- Samsung comenzó a enviar el teléfono inteligente Galaxy S8 en abril de 2017 utilizando el procesador de 10 nm de la compañía. [123]
- Apple entregó tabletas iPad Pro de segunda generación equipadas con chips Apple A10X producidos por TSMC utilizando el proceso FinFET de 10 nm en junio de 2017. [124]
Chips que utilizan tecnología de 7 nm
- TSMC comenzó la producción de riesgo de chips de memoria SRAM de 256 Mbit utilizando un proceso de 7 nm en abril de 2017. [125]
- Samsung y TSMC comenzaron la producción en masa de dispositivos de 7 nm en 2018. [126]
- Los procesadores móviles Apple A12 y Huawei Kirin 980 , ambos lanzados en 2018, utilizan chips de 7 nm fabricados por TSMC. [127]
- AMD comenzó a utilizar 7 nm de TSMC a partir de la GPU Vega 20 en noviembre de 2018, [128] con CPU y APU basadas en Zen 2 a partir de julio de 2019, [129] y para las APU de las consolas PlayStation 5 [130] y Xbox Series X/S [131] , lanzadas ambas en noviembre de 2020.
Chips que utilizan tecnología de 5 nm
- Samsung comenzó la producción de chips de 5 nm (5LPE) a fines de 2018. [132]
- TSMC comenzó la producción de chips de 5 nm (CLN5FF) en abril de 2019. [133]
Chips que utilizan tecnología de 3 nm
- TSMC ha anunciado planes para lanzar dispositivos de 3 nm durante 2021-2022. [134] [135]
- Samsung Electronics ha comenzado la producción de riesgo de transistores GAAFET de 3 nm en junio de 2022. [136]
- Apple A17 Pro ( iPhone 15 Pro )
Véase también
Referencias
- ^ abc "Angstrom". Diccionario Collins Inglés . Consultado el 2 de marzo de 2019 .
- ^ Sze, Simon M. (2002). Dispositivos semiconductores: física y tecnología (PDF) (2.ª ed.). Wiley . p. 4. ISBN 0-471-33372-7.
- ^ Atalla, Mohamed M. ; Kahng, Dawon (junio de 1960). "Dispositivos de superficie inducidos por campos de silicio-dióxido de silicio". Conferencia de investigación de dispositivos de estado sólido IRE-AIEE . Carnegie Mellon University Press .
- ^ Voinigescu, Sorin (2013). Circuitos integrados de alta frecuencia. Cambridge University Press . pág. 164. ISBN 9780521873024.
- ^ Sah, Chih-Tang ; Leistiko, Otto; Grove, AS (mayo de 1965). "Movilidades de electrones y huecos en capas de inversión sobre superficies de silicio oxidadas térmicamente". IEEE Transactions on Electron Devices . 12 (5): 248–254. Bibcode :1965ITED...12..248L. doi :10.1109/T-ED.1965.15489.
- ^ Dennard, Robert H. ; Gaensslen, Fritz H.; Yu, Hwa-Nien; Kuhn, L. (diciembre de 1972). "Diseño de dispositivos de conmutación MOS de micrones". Reunión internacional de dispositivos electrónicos de 1972. Reunión internacional de dispositivos electrónicos de 1972. págs. 168–170. doi :10.1109/IEDM.1972.249198.
- ^ ab Hori, Ryoichi; Masuda, Hiroo; Minato, Osamu; Nishimatsu, Shigeru; Sato, Kikuji; Kubo, Masaharu (septiembre de 1975). "MOS-IC de canal corto basado en el diseño preciso de dispositivos bidimensionales". Revista japonesa de física aplicada . 15 (S1): 193. doi : 10.7567/JJAPS.15S1.193 . ISSN 1347-4065.
- ^ Critchlow, DL (2007). "Recuerdos sobre el escalamiento de MOSFET". Boletín de la IEEE Solid-State Circuits Society . 12 (1): 19–22. doi : 10.1109/N-SSC.2007.4785536 .
- ^ "1970s: Desarrollo y evolución de los microprocesadores" (PDF) . Museo de Historia de Semiconductores de Japón . Consultado el 27 de junio de 2019 .
- ^ "NEC 751 (uCOM-4)". La página del coleccionista de chips antiguos. Archivado desde el original el 25 de mayo de 2011. Consultado el 11 de junio de 2010 .
- ^ ab «1973: microprocesador de control de motor de 12 bits (Toshiba)» (PDF) . Museo de Historia de Semiconductores de Japón . Consultado el 27 de junio de 2019 .
- ^ Belzer, Jack; Holzman, Albert G.; Kent, Allen (1978). Enciclopedia de informática y tecnología: volumen 10: Álgebra lineal y matricial para microorganismos: identificación asistida por computadora. CRC Press . pág. 402. ISBN 9780824722609.
- ^ Dennard, Robert H. ; Gaensslen, FH; Yu, Hwa-Nien; Rideout, VL; Bassous, E.; LeBlanc, AR (octubre de 1974). "Diseño de MOSFET implantados con iones con dimensiones físicas muy pequeñas" (PDF) . IEEE Journal of Solid-State Circuits . 9 (5): 256–268. Bibcode :1974IJSSC...9..256D. CiteSeerX 10.1.1.334.2417 . doi :10.1109/JSSC.1974.1050511. S2CID 283984.
- ^ Kubo, Masaharu; Hori, Ryoichi; Minato, Osamu; Sato, Kikuji (febrero de 1976). "Un circuito de control de voltaje umbral para circuitos integrados MOS de canal corto". Conferencia internacional de circuitos de estado sólido IEEE de 1976. Compendio de artículos técnicos . Conferencia internacional de circuitos de estado sólido IEEE de 1976. Compendio de artículos técnicos. Vol. XIX. págs. 54–55. doi :10.1109/ISSCC.1976.1155515. S2CID 21048622.
- ^ "Guía de referencia rápida de microprocesadores Intel". Intel . Consultado el 27 de junio de 2019 .
- ^ Hunter, William R.; Ephrath, LM; Cramer, Alice; Grobman, WD; Osburn, CM; Crowder, BL; Luhn, HE (abril de 1979). "Tecnología VLSI de MOSFET de 1 /spl mu/m. V. Una tecnología de polisilicio de un solo nivel que utiliza litografía por haz de electrones". IEEE Journal of Solid-State Circuits . 14 (2): 275–281. doi :10.1109/JSSC.1979.1051174. S2CID 26389509.
- ^ Kobayashi, Toshio; Horiguchi, Seiji; Kiuchi, K. (diciembre de 1984). "Características de MOSFET de submicrones profundos con óxido de compuerta de 5 nm". Reunión internacional de dispositivos electrónicos de 1984. págs. 414–417. doi :10.1109/IEDM.1984.190738. S2CID 46729489.
- ^ Kobayashi, Toshio; Horiguchi, Seiji; Miyake, M.; Oda, M.; Kiuchi, K. (diciembre de 1985). "MOSFET de transconductancia extremadamente alta (por encima de 500 mS/Mm) con óxido de compuerta de 2,5 nm". Reunión internacional de dispositivos electrónicos de 1985. págs. 761–763. doi :10.1109/IEDM.1985.191088. S2CID 22309664.
- ^ Chou, Stephen Y.; Antoniadis, Dimitri A.; Smith, Henry I. (diciembre de 1985). "Observación de sobreimpulso de la velocidad de los electrones en MOSFET de canal sub-100 nm en silicio". IEEE Electron Device Letters . 6 (12): 665–667. Bibcode :1985IEDL....6..665C. doi :10.1109/EDL.1985.26267. S2CID 28493431.
- ^ ab Chou, Stephen Y.; Smith, Henry I.; Antoniadis, Dimitri A. (enero de 1986). "Transistores de longitud de canal sub-100 nm fabricados mediante litografía de rayos X". Journal of Vacuum Science & Technology B: Procesamiento y fenómenos microelectrónicos . 4 (1): 253–255. Bibcode :1986JVSTB...4..253C. doi :10.1116/1.583451. ISSN 0734-211X.
- ^ Kobayashi, Toshio; Miyake, M.; Deguchi, K.; Kimizuka, M.; Horiguchi, Seiji; Kiuchi, K. (1987). "MOSFET de canal p de submitad micrómetro con óxido de compuerta de 3,5 nm fabricados mediante litografía de rayos X". IEEE Electron Device Letters . 8 (6): 266–268. Bibcode :1987IEDL....8..266M. doi :10.1109/EDL.1987.26625. S2CID 38828156.
- ^ Ono, Mizuki; Saito, Masanobu; Yoshitomi, Takashi; Fiegna, Claudio; Ohguro, Tatsuya; Iwai, Hiroshi (diciembre de 1993). "N-MOSFET con longitud de compuerta inferior a 50 nm y uniones de drenaje y fuente de fósforo de 10 nm". Actas de la reunión internacional de dispositivos electrónicos del IEEE . págs. 119–122. doi :10.1109/IEDM.1993.347385. ISBN . 0-7803-1450-6. Número de identificación del sujeto 114633315.
- ^ Kawaura, Hisao; Sakamoto, Toshitsugu; Baba, Toshio; Ochiai, Yukinori; Fujita, Jun'ichi; Matsui, Shinji; Sone, Jun'ichi (1997). "Propuesta de pseudo MOSFET de fuente y drenaje para evaluar MOSFET de compuerta de 10 nm". Revista japonesa de física aplicada . 36 (3S): 1569. Código Bibliográfico :1997JaJAP..36.1569K. doi :10.1143/JJAP.36.1569. ISSN 1347-4065. S2CID 250846435.
- ^ Ahmed, Khaled Z.; Ibok, Effiong E.; Song, Miryeong; Yeap, Geoffrey; Xiang, Qi; Bang, David S.; Lin, Ming-Ren (1998). "Rendimiento y confiabilidad de MOSFET sub-100 nm con óxidos de compuerta de tunelización directa ultradelgados". Simposio de 1998 sobre tecnología VLSI, Compendio de artículos técnicos (n.º de cat. 98CH36216) . págs. 160–161. doi :10.1109/VLSIT.1998.689240. ISBN . 0-7803-4770-6.S2CID109823217 .
- ^ Ahmed, Khaled Z.; Ibok, Effiong E.; Song, Miryeong; Yeap, Geoffrey; Xiang, Qi; Bang, David S.; Lin, Ming-Ren (1998). "NMOSFET sub-100 nm con óxidos térmicos, nitrosos y nítricos de efecto túnel directo". 56.ª Conferencia Anual de Investigación de Dispositivos, resumen (n.º de cat. 98TH8373) . págs. 10-11. doi :10.1109/DRC.1998.731099. ISBN . 0-7803-4995-4. Número de identificación del sujeto 1849364.
- ^ Doris, Bruce B.; Dokumaci, Omer H.; Ieong, Meikei K.; Mocuta, Anda; Zhang, Ying; Kanarsky, Thomas S.; Roy, RA (diciembre de 2002). "Escalamiento extremo con MOSFET de canal de silicio ultradelgado". Compendio. International Electron Devices Meeting . págs. 267–270. doi :10.1109/IEDM.2002.1175829. ISBN 0-7803-7462-2.S2CID10151651 .
- ^ abc Schwierz, Frank; Wong, Hei; Liou, Juin J. (2010). Nanometer CMOS. Pan Stanford Publishing. pág. 17. ISBN 9789814241083.
- ^ "IBM afirma tener el transistor de silicio más pequeño del mundo – TheINQUIRER". Theinquirer.net . 2002-12-09. Archivado desde el original el 31 de mayo de 2011 . Consultado el 7 de diciembre de 2017 .
{{cite web}}: CS1 maint: unfit URL (link) - ^ ab Wakabayashi, Hitoshi; Yamagami, Shigeharu; Ikezawa, Nobuyuki; Ogura, Atsushi; Narihiro, Mitsuru; Arai, K.; Ochiai, Y.; Takeuchi, K.; Yamamoto, T.; Mogami, T. (diciembre de 2003). "Dispositivos CMOS planos a granel de menos de 10 nm que utilizan control de unión lateral". Reunión internacional de dispositivos electrónicos IEEE 2003 . págs. 20.7.1–20.7.3. doi :10.1109/IEDM.2003.1269446. ISBN 0-7803-7872-5. Número de identificación del sujeto 2100267.
- ^ "1963: Se inventa la configuración de circuito MOS complementario". Museo de Historia de la Computación . Consultado el 6 de julio de 2019 .
- ^ Sah, Chih-Tang ; Wanlass, Frank (febrero de 1963). Lógica de nanovatios utilizando triodos semiconductores de óxido metálico de efecto de campo . Conferencia internacional de circuitos de estado sólido IEEE de 1963. Compendio de artículos técnicos. Vol. VI. págs. 32–33. doi :10.1109/ISSCC.1963.1157450.
- ^ abc Lojek, Bo (2007). Historia de la ingeniería de semiconductores. Springer Science & Business Media . p. 330. ISBN 9783540342588.
- ^ Aitken, A.; Poulsen, RG; MacArthur, ATP; White, JJ (diciembre de 1976). "Un proceso CMOS con implante de iones grabados con plasma completo". Reunión internacional de dispositivos electrónicos de 1976. Reunión internacional de dispositivos electrónicos de 1976. págs. 209–213. doi :10.1109/IEDM.1976.189021. S2CID 24526762.
- ^ "1978: SRAM CMOS rápida de doble pozo (Hitachi)" (PDF) . Museo de Historia de Semiconductores de Japón . Consultado el 5 de julio de 2019 .
- ^ Masuhara, Toshiaki; Minato, Osamu; Sasaki, Toshio; Sakai, Yoshio; Kubo, Masaharu; Yasui, Tokumasa (febrero de 1978). "Una RAM estática Hi-CMOS 4K de alta velocidad y bajo consumo". Conferencia internacional IEEE sobre circuitos de estado sólido de 1978. Compendio de artículos técnicos . Conferencia internacional IEEE sobre circuitos de estado sólido de 1978. Compendio de artículos técnicos. Vol. XXI. págs. 110–111. doi :10.1109/ISSCC.1978.1155749. S2CID 30753823.
- ^ Masuhara, Toshiaki; Minato, Osamu; Sakai, Yoshi; Sasaki, Toshio; Kubo, Masaharu; Yasui, Tokumasa (septiembre de 1978). "Dispositivo y circuitos Hi-CMOS de canal corto". ESSCIRC 78: 4.ª Conferencia Europea de Circuitos de Estado Sólido – Compendio de Documentos Técnicos : 131–132.
- ^ abcdefgh Gealow, Jeffrey Carl (10 de agosto de 1990). "Impacto de la tecnología de procesamiento en el diseño de amplificadores de detección de DRAM" (PDF) . Instituto Tecnológico de Massachusetts . págs. 149–166 . Consultado el 25 de junio de 2019 – vía CORE .
- ^ Chwang, RJC; Choi, M.; Creek, D.; Stern, S.; Pelley, PH; Schutz, Joseph D.; Bohr, MT; Warkentin, PA; Yu, K. (febrero de 1983). "Una DRAM CMOS de alta densidad de 70 ns". Conferencia internacional de circuitos de estado sólido IEEE de 1983. Compendio de artículos técnicos . Vol. XXVI. págs. 56–57. doi :10.1109/ISSCC.1983.1156456. S2CID 29882862.
- ^ Mano, Tsuneo; Yamada, J.; Inoue, Junichi; Nakajima, S. (febrero de 1983). "Circuitos de memoria VLSI submicrométricos". Conferencia internacional de circuitos de estado sólido IEEE de 1983. Compendio de artículos técnicos . Vol. XXVI. págs. 234–235. doi :10.1109/ISSCC.1983.1156549. S2CID 42018248.
- ^ Hu, GJ; Taur, Yuan; Dennard, Robert H .; Terman, LM; Ting, Chung-Yu (diciembre de 1983). "Una tecnología CMOS de 1 μm autoalineada para VLSI". Reunión internacional de dispositivos electrónicos de 1983. págs. 739–741. doi :10.1109/IEDM.1983.190615. S2CID 20070619.
- ^ Sumi, T.; Taniguchi, Tsuneo; Kishimoto, Mikio; Hirano, Hiroshige; Kuriyama, H.; Nishimoto, T.; Oishi, H.; Tetakawa, S. (1987). "Una DRAM de 60 ns y 4 Mb en un DIP de 300 mil". Conferencia internacional de circuitos de estado sólido IEEE de 1987. Compendio de artículos técnicos . Vol. XXX. págs. 282–283. doi :10.1109/ISSCC.1987.1157106. S2CID 60783996.
- ^ Mano, Tsuneo; Yamada, J.; Inoue, Junichi; Nakajima, S.; Matsumura, Toshiro; Minegishi, K.; Miura, K.; Matsuda, T.; Hashimoto, C.; Namatsu, H. (1987). "Tecnologías de circuitos para DRAM de 16 Mb". Conferencia internacional de circuitos de estado sólido IEEE de 1987. Compendio de artículos técnicos . Vol. XXX. págs. 22–23. doi :10.1109/ISSCC.1987.1157158. S2CID 60984466.
- ^ Hanafi, Hussein I.; Dennard, Robert H .; Taur, Yuan; Haddad, Nadim F.; Sun, JYC; Rodríguez, MD (septiembre de 1987). "Diseño y caracterización de dispositivos CMOS de 0,5 μm". ESSDERC '87: 17.ª Conferencia Europea de Investigación de Dispositivos de Estado Sólido : 91–94.
- ^ Kasai, Naoki; Endo, Nobuhiro; Kitajima, Hiroshi (diciembre de 1987). "Tecnología CMOS de 0,25 μm utilizando PMOSFET de compuerta de polisilicio P + ". Reunión internacional de dispositivos electrónicos de 1987. págs. 367–370. doi :10.1109/IEDM.1987.191433. S2CID 9203005.
- ^ Inoue, M.; Kotani, H.; Yamada, T.; Yamauchi, Hiroyuki; Fujiwara, A.; Matsushima, J.; Akamatsu, Hironori; Fukumoto, M.; Kubota, M.; Nakao, I.; Aoi (1988). "Un DRAM de 16 MB con una arquitectura de línea de bits abierta". Conferencia internacional de circuitos de estado sólido IEEE de 1988, ISSCC de 1988. Compendio de artículos técnicos . págs. 246–. doi :10.1109/ISSCC.1988.663712. S2CID 62034618.
- ^ Shahidi, Ghavam G. ; Davari, Bijan ; Taur, Yuan; Warnock, James D.; Wordeman, Matthew R.; McFarland, PA; Mader, SR; Rodriguez, MD (diciembre de 1990). "Fabricación de CMOS en SOI ultrafino obtenido por sobrecrecimiento lateral epitaxial y pulido químico-mecánico". International Technical Digest on Electron Devices : 587–590. doi :10.1109/IEDM.1990.237130. S2CID 114249312.
- ^ abcdefghijklmn «Memoria». STOL (Semiconductor Technology Online) . Archivado desde el original el 2 de noviembre de 2023. Consultado el 25 de junio de 2019 .
- ^ "Tecnología de 0,18 micrones". TSMC . Consultado el 30 de junio de 2019 .
- ^ "NEC produce mediante pruebas el transistor más pequeño del mundo". Thefreelibrary.com . Consultado el 7 de diciembre de 2017 .
- ^ Sekigawa, Toshihiro; Hayashi, Yutaka (agosto de 1984). "Características de voltaje umbral calculadas de un transistor XMOS que tiene una compuerta inferior adicional". Electrónica de estado sólido . 27 (8): 827–828. Bibcode :1984SSEle..27..827S. doi :10.1016/0038-1101(84)90036-4. ISSN 0038-1101.
- ^ Koike, Hanpei; Nakagawa, Tadashi; Sekigawa, Toshiro; Suzuki, E.; Tsutsumi, Toshiyuki (23 de febrero de 2003). "Consideración primaria sobre el modelado compacto de MOSFET DG con modo de operación de cuatro terminales" (PDF) . TechConnect Briefs . 2 (2003): 330–333. S2CID 189033174. Archivado desde el original (PDF) el 26 de septiembre de 2019.
- ^ Davari, Bijan ; Chang, Wen-Hsing; Wordeman, Matthew R.; Oh, CS; Taur, Yuan; Petrillo, Karen E.; Rodriguez, MD (diciembre de 1988). "Una tecnología CMOS de 0,25 μm de alto rendimiento". Technical Digest., International Electron Devices Meeting . págs. 56–59. doi :10.1109/IEDM.1988.32749. S2CID 114078857.
- ^ Davari, Bijan ; Wong, CY; Sun, Jack Yuan-Chen; Taur, Yuan (diciembre de 1988). "Dopaje de polisilicio n/Sup+/ y p/Sup+/ en un proceso CMOS de doble compuerta". Technical Digest., International Electron Devices Meeting . págs. 238–241. doi :10.1109/IEDM.1988.32800. S2CID 113918637.
- ^ Masuoka, Fujio ; Takato, Hiroshi; Sunouchi, Kazumasa; Okabe, N.; Nitayama, Akihiro; Hieda, K.; Horiguchi, Fumio (diciembre de 1988). "Transistor de compuerta circundante CMOS de alto rendimiento (SGT) para LSI de ultra alta densidad". Technical Digest., International Electron Devices Meeting . págs. 222–225. doi :10.1109/IEDM.1988.32796. S2CID 114148274.
- ^ Brozek, Tomasz (2017). Microelectrónica y nanoelectrónica: desafíos y soluciones emergentes para los dispositivos. CRC Press . p. 117. ISBN 9781351831345.
- ^ Ishikawa, Fumitaro; Buyanova, Irina (2017). Nuevos nanocables semiconductores compuestos: materiales, dispositivos y aplicaciones. CRC Press . p. 457. ISBN 9781315340722.
- ^ Colinge, JP (2008). FinFET y otros transistores multipuerta. Springer Science & Business Media. pág. 11. ISBN 9780387717517.
- ^ Hisamoto, Digh; Kaga, Toru; Kawamoto, Yoshifumi; Takeda, Eiji (diciembre de 1989). "Un transistor de canal delgado completamente agotado (DELTA): un nuevo MOSFET SOI ultradelgado vertical". International Technical Digest on Electron Devices Meeting . págs. 833–836. doi :10.1109/IEDM.1989.74182. S2CID 114072236.
- ^ "Ganadores del premio IEEE Andrew S. Grove". Premio IEEE Andrew S. Grove . Instituto de Ingenieros Eléctricos y Electrónicos . Archivado desde el original el 9 de septiembre de 2018. Consultado el 4 de julio de 2019 .
- ^ abc Tsu-Jae King, Liu (11 de junio de 2012). «FinFET: Historia, fundamentos y futuro». Universidad de California, Berkeley . Curso breve sobre tecnología VLSI. Archivado desde el original el 28 de mayo de 2016. Consultado el 9 de julio de 2019 .
- ^ Hisamoto, Digh; Hu, Chenming; Liu, Tsu-Jae King; Bokor, Jeffrey; Lee, Wen-Chin; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki; Asano, Kazuya (diciembre de 1998). "Un MOSFET de canal plegado para la era de las profundidades sub-décimas de micrón". International Electron Devices Meeting 1998. Technical Digest (Cat. No. 98CH36217) . págs. 1032–1034. doi :10.1109/IEDM.1998.746531. ISBN 0-7803-4774-9. Número de identificación del sujeto 37774589.
- ^ Hu, Chenming ; Choi, Yang-Kyu; Lindert, N.; Xuan, P.; Tang, S.; Ha, D.; Anderson, E.; Bokor, J.; Tsu-Jae King, Liu (diciembre de 2001). "Tecnologías FinFET CMOS sub-20 nm". International Electron Devices Meeting. Technical Digest (Cat. No. 01CH37224) . pp. 19.1.1–19.1.4. doi :10.1109/IEDM.2001.979526. ISBN 0-7803-7050-3.S2CID8908553 .
- ^ Ahmed, Shibly; Bell, Scott; Tabery, Cyrus; Bokor, Jeffrey; Kyser, David; Hu, Chenming; Liu, Tsu-Jae King; Yu, Bin; Chang, Leland (diciembre de 2002). "Escalado de FinFET a una longitud de compuerta de 10 nm" (PDF) . Compendio. International Electron Devices Meeting . págs. 251–254. CiteSeerX 10.1.1.136.3757 . doi :10.1109/IEDM.2002.1175825. ISBN 0-7803-7462-2. S2CID 7106946. Archivado desde el original (PDF) el 27 de mayo de 2020. Consultado el 11 de octubre de 2019 .
- ^ Lee, Hyunjin; Choi, Yang-Kyu; Yu, Lee-Eun; Ryu, Seong-Wan; Han, Jin-Woo; Jeon, K.; Jang, DY; Kim, Kuk-Hwan; Lee, Ju-Hyun; et al. (junio de 2006). "FinFET de puerta versátil de sub-5 nm para escalamiento definitivo". Simposio de 2006 sobre tecnología VLSI, 2006. Compendio de artículos técnicos . págs. 58–59. doi :10.1109/VLSIT.2006.1705215. hdl : 10203/698 . ISBN . 978-1-4244-0005-8. Número de identificación del sujeto 26482358.
- ^ "Todavía hay espacio en el fondo (transistor nanométrico desarrollado por Yang-kyu Choi del Instituto Avanzado de Ciencia y Tecnología de Corea)", Nanoparticle News , 1 de abril de 2006, archivado desde el original el 6 de noviembre de 2012
- ^ Weimer, Paul K. (junio de 1962). "El TFT: un nuevo transistor de película fina". Actas del IRE . 50 (6): 1462–1469. doi :10.1109/JRPROC.1962.288190. ISSN 0096-8390. S2CID 51650159.
- ^ Kuo, Yue (1 de enero de 2013). "Tecnología de transistores de película fina: pasado, presente y futuro" (PDF) . The Electrochemical Society Interface . 22 (1): 55–61. Bibcode :2013ECSIn..22a..55K. doi : 10.1149/2.F06131if . ISSN 1064-8208.
- ^ Ye, Peide D.; Xuan, Yi; Wu, Yanqing; Xu, Min (2010). "Dispositivos semiconductores de óxido metálico de alto k/III-V depositados en capas atómicas y modelo empírico correlacionado". En Oktyabrsky, Serge; Ye, Peide (eds.). Fundamentos de los MOSFET semiconductores III-V . Springer Science & Business Media . págs. 173–194. doi :10.1007/978-1-4419-1547-4_7. ISBN 978-1-4419-1547-4.
- ^ Brody, TP; Kunig, HE (octubre de 1966). "UN TRANSISTOR DE PELÍCULA DELGADA DE ALTA GANANCIA". Applied Physics Letters . 9 (7): 259–260. Bibcode :1966ApPhL...9..259B. doi : 10.1063/1.1754740 . ISSN 0003-6951.
- ^ Woodall, Jerry M. (2010). Fundamentos de los MOSFET semiconductores III-V. Springer Science & Business Media . Págs. 2-3. ISBN. 9781441915474.
- ^ Kahng, Dawon ; Sze, Simon Min (julio-agosto de 1967). "Una compuerta flotante y su aplicación a dispositivos de memoria". The Bell System Technical Journal . 46 (6): 1288–1295. Bibcode :1967ITED...14Q.629K. doi :10.1002/j.1538-7305.1967.tb01738.x.
- ^ Wegener, HAR; Lincoln, AJ; Pao, HC; O'Connell, MR; Oleksiak, RE; Lawrence, H. (octubre de 1967). "El transistor de umbral variable, un nuevo dispositivo de almacenamiento de sólo lectura, no destructivo y eléctricamente alterable". Reunión internacional de dispositivos electrónicos de 1967. Vol. 13. pág. 70. doi :10.1109/IEDM.1967.187833.
- ^ Lin, Hung Chang ; Iyer, Ramachandra R. (julio de 1968). "Un amplificador de audio monolítico Mos-Bipolar". Transacciones IEEE sobre receptores de radiodifusión y televisión . 14 (2): 80–86. doi :10.1109/TBTR1.1968.4320132.
- ^ ab Alvarez, Antonio R. (1990). "Introducción a BiCMOS". Tecnología y aplicaciones de BiCMOS . Springer Science & Business Media . págs. 1–20 (2). doi :10.1007/978-1-4757-2029-7_1. ISBN 9780792393849.
- ^ Lin, Hung Chang ; Iyer, Ramachandra R.; Ho, CT (octubre de 1968). "Estructura complementaria MOS-bipolar". Reunión internacional de dispositivos electrónicos de 1968 . Reunión internacional de dispositivos electrónicos de 1968. págs. 22–24. doi :10.1109/IEDM.1968.187949.
- ^ ab "Los avances en semiconductores discretos siguen su curso". Tecnología de electrónica de potencia . Informa : 52–6. Septiembre de 2005. Archivado (PDF) desde el original el 22 de marzo de 2006. Consultado el 31 de julio de 2019 .
- ^ Oxner, ES (1988). Tecnología y aplicación de Fet. CRC Press . pág. 18. ISBN 9780824780500.
- ^ Tarui, Y.; Hayashi, Y.; Sekigawa, Toshihiro (septiembre de 1969). "MOST autoalineado por difusión; un nuevo enfoque para dispositivos de alta velocidad". Resúmenes ampliados de la Conferencia de 1969 sobre dispositivos de estado sólido . doi :10.7567/SSDM.1969.4-1. S2CID 184290914.
{{cite book}}:|journal=ignorado ( ayuda ) - ^ McLintock, GA; Thomas, RE (diciembre de 1972). "Modelado de los MOST de doble difusión con puertas autoalineadas". Reunión internacional de dispositivos electrónicos de 1972. Reunión internacional de dispositivos electrónicos de 1972. págs. 24–26. doi :10.1109/IEDM.1972.249241.
- ^ Bergveld, P. (enero de 1970). "Desarrollo de un dispositivo de estado sólido sensible a iones para mediciones neurofisiológicas". IEEE Transactions on Biomedical Engineering . BME-17 (1): 70–71. doi :10.1109/TBME.1970.4502688. PMID 5441220.
- ^ Chris Toumazou; Pantelis Georgiou (diciembre de 2011). "40 años de tecnología ISFET: desde la detección neuronal hasta la secuenciación de ADN". Electronics Letters . doi :10.1049/el.2011.3231 . Consultado el 13 de mayo de 2016 .
- ^ Tarui, Y.; Hayashi, Y.; Sekigawa, Toshihiro (octubre de 1970). Mejora de DSA: circuito integrado MOS de agotamiento . Reunión internacional de dispositivos electrónicos de 1970. pág. 110. doi :10.1109/IEDM.1970.188299.
- ^ Duncan, Ben (1996). Amplificadores de potencia de audio de alto rendimiento. Elsevier . págs. 177–8, 406. ISBN 9780080508047.
- ^ Baliga, B. Jayant (2015). El dispositivo IGBT: física, diseño y aplicaciones del transistor bipolar de puerta aislada. William Andrew . págs. xxviii, 5–12. ISBN 9781455731534.
- ^ Higuchi, H.; Kitsukawa, Goro; Ikeda, Takahide; Nishio, Y.; Sasaki, N.; Ogiue, Katsumi (diciembre de 1984). "Rendimiento y estructuras de dispositivos bipolares de escala reducida fusionados con CMOSFET". Reunión internacional de dispositivos electrónicos de 1984. págs. 694–697. doi :10.1109/IEDM.1984.190818. S2CID 41295752.
- ^ Deguchi, K.; Komatsu, Kazuhiko; Miyake, M.; Namatsu, H.; Sekimoto, M.; Hirata, K. (1985). "Litografía híbrida de rayos X/fotografía de repetición y paso para dispositivos Mos de 0,3 μm". Simposio de 1985 sobre tecnología VLSI. Compendio de artículos técnicos : 74–75.
- ^ Momose, H.; Shibata, Hideki; Saitoh, S.; Miyamoto, Jun-ichi; Kanzaki, K.; Kohyama, Susumu (1985). "1,0-/spl mu/m n-Well CMOS/Tecnología bipolar". Revista IEEE de circuitos de estado sólido . 20 (1): 137-143. Código bibliográfico : 1985IJSSC..20..137M. doi :10.1109/JSSC.1985.1052286. S2CID 37353920.
- ^ Lee, Han-Sheng; Puzio, LC (noviembre de 1986). "Las propiedades eléctricas de los MOSFET con una longitud de compuerta inferior a un cuarto de micrómetro". IEEE Electron Device Letters . 7 (11): 612–614. Bibcode :1986IEDL....7..612H. doi :10.1109/EDL.1986.26492. S2CID 35142126.
- ^ Shahidi, Ghavam G .; Antoniadis, Dimitri A.; Smith, Henry I. (diciembre de 1986). "Sobreimpulso de la velocidad de los electrones a 300 K y 77 K en MOSFET de silicio con longitudes de canal submicrónicas". 1986 International Electron Devices Meeting . págs. 824–825. doi :10.1109/IEDM.1986.191325. S2CID 27558025.
- ^ Davari, Bijan ; Ting, Chung-Yu; Ahn, Kie Y.; Basavaiah, S.; Hu, Chao-Kun; Taur, Yuan; Wordeman, Matthew R.; Aboelfotoh, O. (mayo de 1987). "MOSFET de compuerta de tungsteno submicrónico con óxido de compuerta de 10 nm". Simposio de 1987 sobre tecnología VLSI. Compendio de artículos técnicos : 61–62.
- ^ Havemann, Robert H.; Eklund, RE; Tran, Hiep V.; Haken, RA; Scott, DB; Fung, PK; Ham, TE; Favreau, DP; Virkus, RL (diciembre de 1987). "Una tecnología SRAM BiCMOS de 0,8 μm y 256 K". Reunión internacional de dispositivos electrónicos de 1987. págs. 841–843. doi :10.1109/IEDM.1987.191564. S2CID 40375699.
- ^ Kawaura, Hisao; Sakamoto, Toshitsugu; Baba, Toshio; Ochiai, Yukinori; Fujita, Jun-ichi; Matsui, Shinji; Sone, J. (1997). "Operaciones de transistores en EJ-MOSFET de longitud de puerta de 30 nm". 1997 Resumen de la 55ª Conferencia Anual de Investigación de Dispositivos . págs. 14-15. doi :10.1109/RDC.1997.612456. ISBN 0-7803-3911-8.S2CID38105606 .
- ^ Kawaura, Hisao; Sakamoto, Toshitsugu; Baba, Toshio (12 de junio de 2000). "Observación de la corriente de tunelización directa de fuente a drenaje en transistores de efecto de campo de metal-óxido-semiconductor de unión superficial eléctricamente variable con compuerta de 8 nm". Applied Physics Letters . 76 (25): 3810–3812. Código Bibliográfico :2000ApPhL..76.3810K. doi :10.1063/1.126789. ISSN 0003-6951.
- ^ Lojek, Bo (2007). Historia de la ingeniería de semiconductores. Springer Science & Business Media . Págs. 362-363. ISBN. 9783540342588El i1103 se fabricó mediante un proceso P-MOS de compuerta de silicio de
6 máscaras con características mínimas de 8 μm. El producto resultante tenía 2400 μm, 2 celdas de memoria de tamaño, un tamaño de chip de poco menos de 10 mm 2 y se vendió por alrededor de $21.
- ^ Corder, Mike (primavera de 1999). "Big Things in Small Packages". Pioneers' Progress with picoJava Technology (Progreso de los pioneros con la tecnología picoJava) . Sun Microelectronics. Archivado desde el original el 12 de marzo de 2006. Consultado el 23 de abril de 2012.
El primer 6502 se fabricó con tecnología de 8 micrones, funcionaba a un megahercio y tenía una memoria máxima de 64k.
- ^ ab "Historia del microprocesador Intel - Listoid". Archivado desde el original el 27 de abril de 2015. Consultado el 2 de julio de 2019 .
- ^ abc «Historia de un caso de diseño: el Commodore 64» (PDF) . IEEE Spectrum . Archivado desde el original (PDF) el 13 de mayo de 2012. Consultado el 1 de septiembre de 2019 .
- ^ Mueller, S (21 de julio de 2006). "Microprocesadores desde 1971 hasta la actualidad". informIT . Consultado el 11 de mayo de 2012 .
- ^ "Manual de Amiga: Especificaciones del sistema Amiga 3000+ 1991". 17 de julio de 1991.
- ^ "¿Tecnología de proceso de semiconductores Propeller I? ¿350 nm o 180 nm?". Archivado desde el original el 2012-07-10 . Consultado el 2012-09-10 .
- ^ ab "Motor de emociones y sintetizador gráfico utilizados en el núcleo de PlayStation se convierten en un solo chip" (PDF) (Nota de prensa). Sony . 21 de abril de 2003 . Consultado el 26 de junio de 2019 .
- ^ Krewell, Kevin (21 de octubre de 2002). "El SPARC64 V de Fujitsu es una auténtica ganga". Microprocessor Report .
- ^ "ソニー、65nm対応の半導体設備を導入。3年間で2000億円の投資". pc.watch.impress.co.jp . Archivado desde el original el 13 de agosto de 2016.
- ^ TG Daily – AMD prepara procesadores Turion X2 de 65 nm Archivado el 13 de septiembre de 2007 en Wayback Machine
- ^ http://focus.ti.com/pdfs/wtbu/ti_omap3family.pdf [ URL básica PDF ]
- ^ "Panasonic comienza a vender un sistema UniPhier LSI de nueva generación". Panasonic . 10 de octubre de 2007 . Consultado el 2 de julio de 2019 .
- ^ "Toshiba realiza importantes avances en memoria flash NAND con la generación de 32 nm de 3 bits por celda y con tecnología de 43 nm de 4 bits por celda". Toshiba . 11 de febrero de 2009 . Consultado el 21 de junio de 2019 .
- ^ "Intel presenta procesadores de escritorio Westmere de 32 nm". InformationWeek, 7 de enero de 2010. Consultado el 17 de diciembre de 2011.
- ^ Cangeloso, Sal (4 de febrero de 2010). «Pronto llegarán los procesadores de 32 nm y 6 núcleos de Intel». Geek.com . Archivado desde el original el 30 de marzo de 2012. Consultado el 11 de noviembre de 2011 .
- ^ "Ambarella A7L permite la próxima generación de cámaras digitales con vídeo de movimiento fluido de 1080p60". Comunicado de prensa . 26 de septiembre de 2011. Archivado desde el original el 10 de noviembre de 2011 . Consultado el 11 de noviembre de 2011 .
- ^ Artículo que informa sobre el anuncio de la tecnología Hynix de 26 nm
- ^ Toshiba lanza memoria flash NAND con proceso de 24 nm
- ^ "El procesador ruso de 28 nm "Elbrus-8C" entrará en producción en 2016" . Consultado el 7 de septiembre de 2020 .
- ^ "Se ha creado otro sistema de almacenamiento de datos doméstico en el "Elbrus"". 25 de agosto de 2020 . Consultado el 7 de septiembre de 2020 .
- ^ Intel lanza Ivy Bridge...
- ^ "Historia". Samsung Electronics . Samsung . Consultado el 19 de junio de 2019 .
- ^ "Tecnología de 16/12 nm". TSMC . Consultado el 30 de junio de 2019 .
- ^ EETimes Intel presenta el Broadwell de 14 nm en Las Vegas
- ^ "Descripción general de la arquitectura AMD Zen". Tech4Gizmos . 2015-12-04 . Consultado el 2019-05-01 .
- ^ "Samsung produce en masa memoria Flash NAND MLC de 3 bits y 128 GB". Tom's Hardware . 11 de abril de 2013. Archivado desde el original el 21 de junio de 2019 . Consultado el 21 de junio de 2019 .
- ^ Samsung inicia la primera producción en masa de un sistema en chip con tecnología FinFET de 10 nanómetros, octubre de 2016
- ^ "Tecnología de 10 nm". TSMC . Consultado el 30 de junio de 2019 .
- ^ "Últimos teléfonos inteligentes Samsung Galaxy | Teléfonos móviles".
- ^ techinsights.com. "El lanzamiento de la tecnología 10nm avanza a buen ritmo". www.techinsights.com . Archivado desde el original el 2017-08-03 . Consultado el 2017-06-30 .
- ^ "Tecnología de 7 nm". TSMC . Consultado el 30 de junio de 2019 .
- ^ TSMC aumenta la producción de chips de 7 nm Monica Chen, Hsinchu; Jessie Shen, DIGITIMES Viernes 22 de junio de 2018
- ^ "El A12 Bionic de Apple es el primer chip de 7 nanómetros para smartphones". Engadget . Consultado el 20 de septiembre de 2018 .
- ^ Smith, Ryan. "AMD anuncia los aceleradores Radeon Instinct MI60 y MI50: impulsados por Vega de 7 nm". www.anandtech.com . Consultado el 9 de enero de 2021 .
- ^ Cutress, Ian. "AMD Ryzen 3000 anunciado: cinco CPU, 12 núcleos por $499, hasta 4,6 GHz, PCIe 4.0, disponible el 7 de julio". www.anandtech.com . Consultado el 9 de enero de 2021 .
- ^ Smith, Ryan. "Sony adelanta una PlayStation de próxima generación: chip AMD personalizado con CPU Zen 2 y GPU Navi, SSD también". www.anandtech.com . Consultado el 9 de enero de 2021 .
- ^ Howse, Brett. "Xbox en el E3 2019: la consola Xbox Project Scarlett se lanzará en las vacaciones de 2020". www.anandtech.com . Consultado el 9 de enero de 2021 .
- ^ Shilov, Anton. "Samsung completa el desarrollo de la tecnología de proceso EUV de 5 nm". www.anandtech.com . Consultado el 31 de mayo de 2019 .
- ^ TSMC y los socios del ecosistema OIP ofrecen la primera infraestructura de diseño completa de la industria para la tecnología de proceso de 5 nm (comunicado de prensa), TSMC, 3 de abril de 2019
- ^ "TSMC planea una nueva fábrica de 3 nm". EE Times . 12 de diciembre de 2016 . Consultado el 26 de septiembre de 2019 .
- ^ Armasu, Lucian (11 de enero de 2019), "Samsung planea la producción en masa de chips GAAFET de 3 nm en 2021", Tom's Hardware
- ^ Smith, Ryan. "Samsung inicia la producción de 3 nm: comienza la era Gate-All-Around (GAAFET)". www.anandtech.com . Consultado el 8 de noviembre de 2022 .
