Pentium (original)

Pentium (i586)

información general
Lanzado	22 de marzo de 1993
Interrumpido	15 de julio de 1999 [1] [ se necesita una mejor fuente ]
Comercializado por	Intel
Diseñado por	Intel
Fabricante común	Intel
Código del producto	80501 (P5) 80502 (P45C, P54CQS, P54CS) 80503 (P55C, Tillamook)
Actuación
Frecuencia máxima de reloj de la CPU	60-300 MHz
Velocidades del FSB	De 50 MHz a 66 MHz
Cache
Caché L1	16–32 KiB
Caché L2	Hasta 512 KiB [2]
Arquitectura y clasificación
Nodo tecnológico	De 800 nm a 250 nm
Microarquitectura	P5
Conjunto de instrucciones	x86-16 , IA-32
Extensiones	MMX
Especificaciones físicas
Transistores	3,1 M 800 nm (P5) 3,2 M 600 nm (P54C) 3,3 M 350 nm (P54CS) 4,5 M 350 nm (P55C)
Núcleos	1
Zócalos	Zócalo 4 Zócalo 5 Zócalo 7
Productos, modelos, variantes
Nombres básicos	P5 P54C P54CQS P54LM P54CS P55C P55LM Tillamook P24T
Modelos	Pentium Pentium OverDrive Pentium MMX
Historia
Predecesor	i486
Sucesores	P6 , Pentium II , Pentium III (sucesor de SSE)
Estado de soporte
Sin soporte

El Pentium (también conocido como i586 ) es un microprocesador x86 presentado por Intel el 22 de marzo de 1993. Es la primera CPU que utiliza la marca Pentium . ^{[3] [4]} Considerada la quinta generación en la línea de procesadores compatibles con 8086, ^[5] su implementación y microarquitectura se denominó internamente P5 .

Al igual que el Intel i486 , el Pentium es compatible con el conjunto de instrucciones del i386 de 32 bits . Utiliza una microarquitectura muy similar a la del i486, pero se amplió lo suficiente como para implementar un diseño de canalización de enteros dual , así como una unidad de punto flotante más avanzada . Se había argumentado que el primero era imposible de implementar para un conjunto de instrucciones CISC , según ciertos académicos y competidores de RISC. ^{[¿ Quién? ]}

El Pentium P5 es el primer procesador x86 superescalar , lo que significa que a menudo podía ejecutar dos instrucciones al mismo tiempo. Algunas técnicas utilizadas para implementar esto se basaban en el Intel i960 CA superescalar anterior (1989), mientras que otros detalles se inventaron exclusivamente para el diseño P5. También se copiaron grandes partes del i386 o i486, especialmente las estrategias utilizadas para hacer frente a las complicadas codificaciones x86 de forma segmentada. ^[6] Al igual que el i486, el Pentium utilizó tanto un sistema de microcódigo optimizado como técnicas similares a RISC, dependiendo de la instrucción en particular o parte de la instrucción.

Otras características centrales incluyen una unidad de punto flotante rediseñada y significativamente más rápida, un amplio bus de datos de 64 bits (tanto externo como interno), cachés de código y datos separados y muchas otras técnicas y características para mejorar el rendimiento.

El P5 también tiene un mejor soporte para multiprocesamiento en comparación con el i486, y es la primera CPU x86 con soporte de hardware para ello, similar a los ordenadores mainframe de IBM. Intel trabajó con IBM para definir esta capacidad y también la diseñó en la microarquitectura P5. Esta capacidad no estaba presente en generaciones x86 anteriores ni en procesadores x86 de la competencia.

Para aprovechar al máximo el potencial de los pipelines duales, se optimizaron ciertos compiladores para aprovechar mejor el paralelismo a nivel de instrucciones, aunque no todas las aplicaciones se beneficiarían sustancialmente de una recompilación. Sin embargo, la FPU más rápida siempre mejoró significativamente el rendimiento de punto flotante, en comparación con el i486 o el i387. Intel dedicó recursos a trabajar con proveedores de herramientas de desarrollo, ISV y empresas de sistemas operativos (OS) para optimizar sus productos.

En octubre de 1996, se introdujo el similar Pentium MMX ^{[7] , que complementaba la misma microarquitectura básica con el} conjunto de instrucciones MMX , cachés más grandes y algunas otras mejoras.

Los competidores incluyeron los superescalares PowerPC 601 (1993), SuperSPARC (1992), DEC Alpha 21064 (1992), AMD 29050 (1990), Motorola MC88110 (1991) y Motorola 68060 (1994), la mayoría de los cuales también usaban una configuración de canalización de instrucciones dual en orden superescalar, y los no superescalares Motorola 68040 (1990) y MIPS R4000 (1991).

Intel descontinuó los procesadores Pentium P5 (vendidos como un producto más barato desde el lanzamiento del Pentium II en 1997) a principios de 2000 en favor del procesador Celeron , que también había reemplazado a la marca 80486. ^[1]

La microarquitectura P5 fue diseñada por el mismo equipo de Santa Clara que diseñó el 386 y el 486. ^[8] El trabajo de diseño comenzó en 1989; ^{[9] : 88} el equipo decidió utilizar una arquitectura RISC superescalar que sería una convergencia de la tecnología RISC y CISC, ^[10] con caché en chip, punto flotante y predicción de bifurcación. El diseño preliminar se simuló con éxito por primera vez en 1990, seguido por el diseño . En ese momento, el equipo tenía varias docenas de ingenieros. El diseño se completó o se transfirió al silicio en abril de 1992, momento en el que comenzaron las pruebas beta. ^[11] A mediados de 1992, el equipo P5 tenía 200 ingenieros. ^{[9] : 89} Intel inicialmente planeó demostrar el P5 en junio de 1992 en la feria comercial PC Expo, y anunciar formalmente el procesador en septiembre de 1992, ^[12] pero problemas de diseño obligaron a cancelar la demostración y la presentación oficial del chip se retrasó hasta la primavera de 1993. ^{[13] [14]}

John H. Crawford , arquitecto jefe del 386 original, codirigió el diseño del P5, ^[15] junto con Donald Alpert, quien dirigió el equipo de arquitectura. Dror Avnon dirigió el diseño de la FPU. ^[16] Vinod K. Dham fue el gerente general del grupo P5. ^{[9] : 90}

El proyecto de arquitectura multinúcleo Larrabee de Intel utiliza un núcleo de procesador derivado de un núcleo P5 (P54C), aumentado por multiprocesamiento , instrucciones de 64 bits y una unidad de procesamiento vectorial de 16 de ancho . ^[17] La ​​microarquitectura Bonnell de bajo consumo de Intel empleada en los primeros núcleos de procesador Atom también utiliza una tubería dual en orden similar a P5. ^[18]

Intel utilizó el nombre Pentium en lugar de 586, porque en 1991 había perdido una disputa de marca registrada sobre la marca "386", cuando un juez dictaminó que el número era genérico . La empresa contrató a Lexicon Branding para que ideara un nuevo nombre no numérico. ^[19]

La microarquitectura P5 aporta varios avances importantes respecto a la arquitectura i486 anterior.

• Actuación :
  • Arquitectura superescalar : el Pentium tiene dos rutas de datos (canalizaciones) que le permiten completar dos instrucciones por ciclo de reloj en muchos casos. La canalización principal (U) puede manejar cualquier instrucción, mientras que la otra (V) puede manejar las instrucciones simples más comunes. Algunos ^{[¿ quiénes? ] defensores} de la informática con conjunto de instrucciones reducidas (RISC) habían argumentado que el conjunto de instrucciones "complicado" x86 probablemente nunca se implementaría mediante una microarquitectura con canalizaciones estrictas , y mucho menos mediante un diseño de canalización dual. El 486 y el Pentium demostraron que esto era realmente posible y factible.
  • El bus de datos externo de 64 bits duplica la cantidad de información posible de leer o escribir en cada acceso a la memoria y, por lo tanto, permite que el Pentium cargue su caché de código más rápido que el 80486; también permite un acceso y almacenamiento más rápido de datos FPU x87 de 64 y 80 bits .
  • La separación de los cachés de código y datos reduce los conflictos de búsqueda y lectura/escritura de operandos en comparación con el 486. Para reducir el tiempo de acceso y el costo de implementación, ambos son asociativos de 2 vías , en lugar del caché único de 4 vías del 486. Una mejora relacionada en el Pentium es la capacidad de leer un bloque contiguo del caché de código incluso cuando está dividido entre dos líneas de caché (al menos 17 bytes en el peor de los casos).
  • Unidad de coma flotante mucho más rápida . Algunas instrucciones mostraron una mejora enorme, en particular FMUL, con un rendimiento hasta 15 veces superior al de la FPU 80486. El Pentium también puede ejecutar una instrucción FXCH ST(x) en paralelo con una instrucción FPU ordinaria (aritmética o de carga/almacenamiento).
  • Los sumadores de direcciones de cuatro entradas permiten al Pentium reducir aún más la latencia del cálculo de direcciones en comparación con el 80486. El Pentium puede calcular modos de direccionamiento completos con base de segmento + registro base + registro escalado + desplazamiento inmediato en un solo ciclo; el 486 solo tiene un sumador de direcciones de tres entradas y, por lo tanto, debe dividir dichos cálculos entre dos ciclos.
  • El microcódigo puede emplear ambas canalizaciones para permitir que las instrucciones de repetición automática, como REP MOVSW, realicen una iteración por cada ciclo de reloj, mientras que el 80486 necesitaba tres relojes por iteración (y los primeros chips x86 significativamente más que el 486). Además, la optimización del acceso a las primeras palabras del microcódigo durante las etapas de decodificación ayuda a que varias instrucciones frecuentes se ejecuten significativamente más rápido, especialmente en sus formas más comunes y en casos típicos. Algunos ejemplos son (486→Pentium, en ciclos de reloj): CALL (3→1), RET (5→2), shifts/rotates (2–3→1).
  • Un multiplicador más rápido y totalmente basado en hardware hace que instrucciones como MUL e IMUL sean varias veces más rápidas (y más predecibles) que en el 80486; el tiempo de ejecución se reduce de 13 a 42 ciclos de reloj a 10-11 para operandos de 32 bits.
  • Interrupción virtualizada para acelerar el modo virtual 8086 .
  • Predicción de ramificaciones
• Otras características :
  • Funciones de depuración mejoradas con la introducción del puerto de depuración basado en procesador (consulte Depuración del procesador Pentium en el Manual para desarrolladores, vol. 1).
  • Funciones de autoprueba mejoradas, como la comprobación de paridad de caché L1 (consulte Estructura de caché en el Manual para desarrolladores, vol. 1).
  • Nuevas instrucciones: CPUID, CMPXCHG8B, RDTSC, RDMSR, WRMSR, RSM.
  • Se eliminaron los registros de prueba TR0–TR7 y las instrucciones MOV para acceder a ellos.
• El Pentium MMX posterior también agregó el conjunto de instrucciones MMX , una extensión básica del conjunto de instrucciones SIMD ( instrucción única, múltiples datos ) comercializada para su uso en aplicaciones multimedia . MMX no se podía usar simultáneamente con las instrucciones FPU x87 porque los registros se reutilizaban (para permitir cambios rápidos de contexto). Las mejoras más importantes fueron la duplicación de los tamaños de caché de instrucciones y datos y algunos cambios microarquitectónicos para un mejor rendimiento.

El Pentium fue diseñado para ejecutar más de 100 millones de instrucciones por segundo (MIPS), ^[20] y el modelo de 75 MHz fue capaz de alcanzar 126,5 MIPS en ciertos puntos de referencia. ^[21] La arquitectura Pentium normalmente ofrecía poco menos del doble del rendimiento de un procesador 486 por ciclo de reloj en puntos de referencia comunes. Las partes 80486 más rápidas (con una microarquitectura ligeramente mejorada y operación a 100 MHz) eran casi tan potentes como los Pentium de primera generación, y el AMD Am5x86 , que a pesar de su nombre es en realidad una CPU de clase 486, era aproximadamente igual al Pentium 75 en cuanto a rendimiento ALU puro.

Las primeras versiones de los procesadores Pentium P5 de 60 a 66 MHz tenían un problema en la unidad de coma flotante que generaba resultados incorrectos (pero predecibles) en algunas operaciones de división. Este fallo, descubierto en 1994 por el profesor Thomas Nicely en el Lynchburg College de Virginia, se hizo conocido como el fallo FDIV de los Pentium y provocó vergüenza en Intel, que creó un programa de intercambio para reemplazar los procesadores defectuosos.

En 1997, se descubrió otra errata que podía permitir que un programa malicioso bloqueara un sistema sin privilegios especiales: el " error F00F ". Todos los procesadores de la serie P5 se vieron afectados y nunca se lanzaron versiones corregidas, sin embargo, los sistemas operativos contemporáneos fueron parcheados con soluciones alternativas para evitar bloqueos.

El Pentium fue el principal microprocesador de Intel para ordenadores personales a mediados de los años 90. El diseño original se reimplementó en procesos más nuevos y se añadieron nuevas características para mantener su competitividad y abordar mercados específicos, como el de los ordenadores portátiles. Como resultado, hubo varias variantes de la microarquitectura P5.

El primer núcleo de microprocesador Pentium recibió el nombre en código "P5". Su código de producto era 80501 (80500 para los primeros pasos Q0399). Hubo dos versiones, especificadas para operar a 60 MHz y 66 MHz respectivamente, utilizando Socket 4. Esta primera implementación del Pentium se lanzó utilizando un factor de forma PGA de 273 pines y funcionó con una fuente de alimentación de 5v. (descendiente de los requisitos habituales de compatibilidad lógica transistor-transistor (TTL)). Contenía 3,1 millones de transistores y medía 16,7 mm por 17,6 mm para un área de 293,92 mm ² . ^[22] Se fabricó en un proceso de metal-óxido-semiconductor complementario bipolar ( BiCMOS ) de 800 nm . ^[23] El diseño de 5 voltios resultó en un consumo de energía relativamente alto para su frecuencia de operación en comparación con los modelos inmediatamente posteriores.

El P5 fue seguido por el P54C (80502) en 1994, con versiones especificadas para operar a 75, 90 o 100 MHz usando una fuente de alimentación de 3,3 voltios. Marcando el cambio al Socket 5 , este fue el primer procesador Pentium en operar a 3,3 voltios, reduciendo el consumo de energía, pero requiriendo regulación de voltaje en las placas base. Al igual que con los procesadores 486 de mayor frecuencia de reloj, a partir de aquí se empleó un multiplicador de reloj interno para permitir que los circuitos internos trabajaran a una frecuencia más alta que los buses de datos y direcciones externos, ya que es más complicado y engorroso aumentar la frecuencia externa, debido a las limitaciones físicas. También permitía el multiprocesamiento bidireccional, y tenía un APIC local integrado y nuevas funciones de administración de energía. Contenía 3,3 millones de transistores y medía 163 ^mm2 . ^[24] Se fabricó en un proceso BiCMOS que se ha descrito como de 500 nm y 600 nm debido a diferentes definiciones. ^[24]

El P54C fue seguido por el P54CQS a principios de 1995, que operaba a 120 MHz. Fue fabricado en un proceso BiCMOS de 350 nm y fue el primer microprocesador comercial fabricado en un proceso de 350 nm. ^[24] Su número de transistores es idéntico al P54C y, a pesar del proceso más nuevo, también tenía un área de chip idéntica. El chip estaba conectado al encapsulado mediante unión por cable , que solo permite conexiones a lo largo de los bordes del chip. Un chip más pequeño habría requerido un rediseño del encapsulado, ya que hay un límite en la longitud de los cables y los bordes del chip estarían más alejados de los pads en el encapsulado. La solución fue mantener el chip del mismo tamaño, conservar el anillo de pads existente y solo reducir el tamaño de los circuitos lógicos del Pentium para permitirle alcanzar frecuencias de reloj más altas. ^[24]

El P54CQS fue rápidamente seguido por el P54CS, que operaba a 133, 150, 166 y 200 MHz, e introdujo el Socket 7. Contenía 3,3 millones de transistores, medía 90 mm2 ^y estaba fabricado en un proceso BiCMOS de 350 nm con cuatro niveles de interconexión.

En 1995 se lanzaron los Pentium OverDrive P24T para sistemas 486 , que se basaban en versiones de 3,3 V y 600 nm que utilizaban una frecuencia de reloj de 63 u 83 MHz. Dado que utilizaban Socket 2/3 , se tuvieron que realizar algunas modificaciones para compensar el bus de datos de 32 bits y la caché L2 integrada más lenta de las placas base 486. Por lo tanto, estaban equipados con una caché L1 de 32  KB (el doble que las CPU Pentium anteriores a P55C).

El P55C (o 80503) fue desarrollado por el Centro de Investigación y Desarrollo de Intel en Haifa, Israel . Se vendió como Pentium con tecnología MMX (generalmente llamado simplemente Pentium MMX ); aunque se basaba en el núcleo P5, presentaba un nuevo conjunto de 57 instrucciones "MMX" destinadas a mejorar el rendimiento en tareas multimedia, como la codificación y decodificación de datos multimedia digitales. La línea Pentium MMX se presentó el 22 de octubre de 1996 y se lanzó en enero de 1997. ^[25]

Las nuevas instrucciones funcionaban con nuevos tipos de datos: vectores empaquetados de 64 bits de ocho enteros de 8 bits, cuatro enteros de 16 bits, dos enteros de 32 bits o un entero de 64 bits. Por ejemplo, la instrucción PADDUSB (Packed ADD Unsigned Saturated Byte) suma dos vectores, cada uno de los cuales contiene ocho enteros de 8 bits sin signo juntos, elemento por elemento; cada adición que se desbordaría satura , lo que da como resultado 255, el valor máximo sin signo que se puede representar en un byte. Estas instrucciones bastante especializadas generalmente requieren una codificación especial por parte del programador para poder usarlas. ^{[ cita requerida ]}

Otros cambios en el núcleo incluyen un pipeline de 6 etapas (vs. 5 en P5) con una pila de retorno (primero hecho en Cyrix 6x86) y mejor paralelismo, un decodificador de instrucciones mejorado, caché de datos L1 de 16 KB + caché de instrucciones L1 de 16 KB con asociatividad de 4 vías (vs. 8 KB L1 Datos/instrucción con 2 vías en P5), 4 buffers de escritura que ahora pueden ser utilizados por cualquiera de los pipelines (vs. uno correspondiente a cada pipeline en P5) y un predictor de bifurcación mejorado tomado del Pentium Pro, ^{[26] [27]} con un buffer de 512 entradas (vs. 256 en P5). ^[28]

Contenía 4,5 millones de transistores y tenía un área de 140 mm2 ^. Se fabricó en un proceso CMOS de 280 nm con los mismos pasos de metal que el proceso BiCMOS de 350 nm anterior, por lo que Intel lo describió como "350 nm" debido a su densidad de transistores similar. ^[29] El proceso tiene cuatro niveles de interconexión. ^[29]

Si bien el P55C siguió siendo compatible con el Socket 7 , los requisitos de voltaje para alimentar el chip difieren de las especificaciones estándar del Socket 7. La mayoría de las placas base fabricadas para el Socket 7 antes del establecimiento del estándar P55C no son compatibles con el riel de voltaje dual requerido para el funcionamiento correcto de esta CPU (voltaje de núcleo de 2,8 voltios, voltaje de entrada/salida (E/S) de 3,3 voltios). Intel abordó el problema con los kits de actualización OverDrive que presentaban un intercalador con su propia regulación de voltaje.

Las CPU Pentium MMX para portátiles utilizaban un módulo móvil que albergaba la CPU. Este módulo era una placa de circuito impreso (PCB) con la CPU directamente conectada a ella en un formato más pequeño. El módulo se acoplaba a la placa base del portátil y, por lo general, se instalaba un disipador de calor que hacía contacto con el módulo. Sin embargo, con el Tillamook Mobile Pentium MMX de 250 nm (que debe su nombre a una ciudad de Oregón ), el módulo también albergaba el chipset 430TX junto con la memoria caché de memoria de acceso aleatorio (SRAM) estática de 512 KB del sistema.

Pentium y Pentium con tecnología MMX

Nombre en clave	P5		P54C				P54C/P54CQS	P54CS				P55C						Tillamook
Código del producto	80501		80502									80503
Tamaño del proceso	800 nm		600 nm o 350 nm*					350 nm				350 nm (más tarde 280 nm)						250 nm
Área de la matriz ( mm2 )	293,92 (16,7 x 17,6 mm)		148 a 600 nm / 91 (posteriormente 83) a 350 nm					91 (más tarde 83)				141 a 350 nm / 128 a 280 nm						94,47 (9,06272 x 10,42416 mm)
Número de transistores (millones)	3.10		3.20					3.30				4,50
Enchufe	Zócalo 4		Zócalo 5/7					Zócalo 7
Paquete	CGGA /CGGA+IHS		CPGA/CPGA+IHS/ TCP *				Certificado de profesionalidad en administración pública/TCP*	Certificado de profesionalidad en administración pública/TCP*		Copa Mundial de Fútbol Americano (CPGA)/ Copa Mundial de Fútbol Americano ( PPGA)	Partido de la Liga de Fútbol Profesional	TCP*			*CPGA/PPGA/TCP*		PPGA/TCP*	TCP/TCP en MMC-1
Velocidad de reloj ( MHz )	60	66	75	90	100		120	133	150	166	200	120*	133*	150*	166	200	233	166	200	233	266	300
Velocidad del bus ( MHz )	60	66	50	60	50	66	60	66	60	66		60	66	60	66
Tamaño de caché de nivel 1	Caché de código asociativo de conjunto bidireccional de 8 KB. Caché de datos de escritura diferida asociativa de conjunto bidireccional de 8 KB											Caché de código asociativo de 4 vías y 16 KB. Caché de datos de escritura diferida asociativa de 4 vías y 16 KB
Voltaje del núcleo	5.0	5.15	3.3 2,9*	3.3 2.9*	3.3 3.1* 2.9*		3.3 3.1* 2.9*	3.3 3.1* 2.9*	3.3 3.1* 2.9*	3.3	3.3	2.2*	2,45*	2,45*	2.8 2.45*	2.8	2.8	1.9 1.8*	1.8*	1.8*	1.9 2.0*	2.0*
Voltaje de E/S	5.0	5.15	3.3	3.3	3.3		3.3	3.3	3.3	3.3	3.3	3.3	3.3	3.3	3.3	3.3	3.3	2.5	2.5	2.5	2.5	2.5
TDP (máx. W)	14.6 (15.3)	16.0 (17.3)	8.0 (9.5) 6.0* (7.3*)	9.0 (10.6) 7.3* (8.8*)	10,1 (11,7) 8,0 a 600 nm* (9,8 a 600 nm*) 5,9 a 350 nm* (7,6 a 350 nm*)		12,8 (13,4) 7,1* (8,8*)	11,2 (12,2) 7,9* (9,8*)	11,6 (13,9) 10,0* (12,0*)	14,5 (15,3)	15,5 (16,6)	4.2*	7,8* (11,8*)	8,6* (12,7*)	13,1 (15,7) 9,0* (13,7*)	15,7 (18,9)	17.0 (21.5)	4,5 (7,4) 4,1* (5,4*)	5.0* (6.1*)	5,5* (7,0*)	7,6 (9,2) 7,6* (9,6*)	8.0*
Introducido	22 de marzo de 1993		10 de octubre de 1994	7 de marzo de 1994			27 de marzo de 1995	12 de junio de 1995	04-01-1996		10 de junio de 1996	20 de octubre de 1996	19 de mayo de 1997	08-01-1997			02-06-1997	1997-08			1998-01	1999-01
* Un asterisco indica que estos sólo estaban disponibles como chips Mobile Pentium o Mobile Pentium MMX para computadoras portátiles .

Pentium OverDrive con tecnología MMX

Nombre en clave	P54CTB
Código del producto	PODPMT60X150		PODPMT66X166	PODPMT60X180		PODPMT66X200
Tamaño del proceso (nm)	350
Enchufe	Zócalo 5/7
Paquete	CPGA con disipador de calor, ventilador y regulador de voltaje
Velocidad de reloj (MHz)	125	150	166	150	180	200
Velocidad del bus (MHz)	50	60	66	50	60	66
Actualizar para	Pentium 75	Pentium 90	Pentium 100 y 133	Pentium 75	Pentium 90, 120 y 150	Pentium 100, 133 y 166
TDP (máx. W)	15.6		15.6	15.6		18
Voltaje	3.3		3.3	3.3		3.3

Versiones integradas de Pentium con tecnología MMX

Nombre en clave	P55C		Tillamook
Código del producto	FV8050366200	FV8050366233	FV80503CSM66166	GC80503CSM66166	GC80503CS166EXT	FV80503CSM66266	GC80503CSM66266
Tamaño del proceso ( nm )	350		250
Velocidad de reloj ( MHz )	200	233	166	166	166	266	266
Velocidad del bus ( MHz )	66	66	66	66	66	66	66
Paquete	Partido de la Liga de Fútbol Profesional	Partido de la Liga de Fútbol Profesional	Partido de la Liga de Fútbol Profesional	BGA	BGA	Partido de la Liga de Fútbol Profesional	BGA
TDP (máx. W)	15.7	17	4.5	4.1	4.1	7.6	7.6
Voltaje	2.8	2.8	1.9	1.8	1.8	1.9	2.0

Después de la introducción del Pentium, competidores como NexGen , ^[30] AMD, Cyrix y Texas Instruments anunciaron procesadores compatibles con Pentium en 1994. ^[31] La revista CIO identificó al Nx586 de NexGen como la primera CPU compatible con Pentium, ^[32] mientras que PC Magazine describió al Cyrix 6x86 como el primero. A estos les siguió el AMD K5 , que se retrasó debido a dificultades de diseño. Posteriormente, AMD compró NexGen para ayudar a diseñar el AMD K6 , y Cyrix fue comprado por National Semiconductor . ^[33] Los procesadores posteriores de AMD e Intel conservan la compatibilidad con el Pentium original.

• AMD K5 , AMD K6
• cirix 6x86
• Chip WinC6
• NexGen Nx586
• Aumento mP6

• Lista de microarquitecturas de CPU Intel
• Lista de procesadores Intel Pentium
• Caché en memoria flash (COASt), módulos de caché L2 para Pentium
• Arquitectura del conjunto de instrucciones IA-32 (ISA)
• Controlador de caché Intel 82497

• CPU-Collection.de - Imágenes y descripciones de Intel Pentium
• Identificación de CPU Intel en Plasma Online
• El proyecto de la línea de tiempo de Pentium Archivado el 23 de diciembre de 2021 en Wayback Machine El proyecto de la línea de tiempo de Pentium traza el chip más antiguo y más nuevo conocido de cada s-spec fabricado. Los datos se muestran en una línea de tiempo interactiva.

• Pentium (P5)
• Pentium (P54)
• Pentium MMX (P55C)
• Pentium MMX móvil (P55C)
• Pentium MMX móvil (Tillamook)

Estos manuales oficiales proporcionan una descripción general del procesador Pentium y sus características:

• Manual del desarrollador de la familia de procesadores Pentium Procesador Pentium (volumen 1) (número de pedido de Intel 241428)
• Manual del desarrollador de la familia de procesadores Pentium, volumen 2: referencia del conjunto de instrucciones Archivado el 13 de marzo de 2012 en Wayback Machine (número de pedido de Intel 243191)
• Manual del desarrollador de la familia de procesadores Pentium, volumen 3: Manual de arquitectura y programación ^{[ vínculo muerto permanente ]} (número de pedido de Intel 241430)