Autobús de la parte delantera

El bus frontal ( FSB ) es una interfaz de comunicación informática ( bus ) que se utilizó a menudo en los ordenadores basados ​​en chips Intel durante los años 1990 y 2000. El bus EV6 cumplía la misma función para las CPU AMD de la competencia. Ambos suelen transportar datos entre la unidad central de procesamiento (CPU) y un concentrador de controlador de memoria, conocido como puente norte . ^[1]

Dependiendo de la implementación, algunas computadoras también pueden tener un bus posterior que conecta la CPU a la memoria caché . Este bus y la memoria caché conectada a él son más rápidos que el acceso a la memoria del sistema (o RAM) a través del bus frontal. La velocidad del bus frontal se utiliza a menudo como una medida importante del rendimiento de una computadora.

La arquitectura de bus frontal original fue reemplazada por HyperTransport , Intel QuickPath Interconnect y Direct Media Interface , seguida por Intel Ultra Path Interconnect y Infinity Fabric de AMD .

El término comenzó a utilizarse por Intel Corporation aproximadamente en la época en que se anunciaron los productos Pentium Pro y Pentium II , en la década de 1990.

"Lado frontal" se refiere a la interfaz externa del procesador con el resto del sistema informático, a diferencia del lado posterior, donde el bus del lado posterior conecta la memoria caché (y potencialmente otras CPU). ^[2]

El bus frontal (FSB) se utiliza principalmente en placas base relacionadas con PC (incluidos ordenadores personales y servidores). Rara vez se utilizan en sistemas integrados o en ordenadores pequeños similares. El diseño del FSB supuso una mejora del rendimiento con respecto a los diseños de bus de sistema único de las décadas anteriores, pero a estos buses frontales a veces se los denomina "bus de sistema".

Los buses frontales suelen conectar la CPU y el resto del hardware a través de un chipset , que Intel implementó como puente norte y puente sur . Otros buses, como el de interconexión de componentes periféricos (PCI), el puerto de gráficos acelerados (AGP) y los buses de memoria, se conectan al chipset para que los datos fluyan entre los dispositivos conectados. Estos buses secundarios del sistema suelen funcionar a velocidades derivadas del reloj del bus frontal, pero no están necesariamente sincronizados con él.

En respuesta a la iniciativa Torrenza de AMD , Intel abrió su zócalo de CPU FSB a dispositivos de terceros. ^[3] Antes de este anuncio, realizado en la primavera de 2007 en el Intel Developer Forum en Pekín, Intel había vigilado muy de cerca quién tenía acceso al FSB, permitiendo únicamente procesadores Intel en el zócalo de CPU. El primer ejemplo fueron los coprocesadores de matriz de puertas programables en campo (FPGA), resultado de la colaboración entre Intel- Xilinx - Nallatech ^[4] e Intel- Altera -XtremeData (que se comercializaron en 2008). ^{[5] [6] [7]}

La frecuencia a la que opera un procesador (CPU) se determina aplicando un multiplicador de reloj a la velocidad del bus frontal (FSB) en algunos casos. Por ejemplo, un procesador que funciona a 3200 MHz podría estar usando un FSB de 400 MHz. Esto significa que hay una configuración de multiplicador de reloj interno (también llamada relación bus/núcleo) de 8. Es decir, la CPU está configurada para funcionar a 8 veces la frecuencia del bus frontal: 400 MHz × 8 = 3200 MHz. Se logran diferentes velocidades de CPU variando la frecuencia del FSB o el multiplicador de CPU, esto se conoce como overclocking o underclocking .

La configuración de la velocidad del FSB está directamente relacionada con el grado de velocidad de la memoria que debe utilizar un sistema. El bus de memoria conecta el puente norte y la RAM, de la misma manera que el bus frontal conecta la CPU y el puente norte. A menudo, estos dos buses deben funcionar a la misma frecuencia. Aumentar el bus frontal a 450 MHz en la mayoría de los casos también significa ejecutar la memoria a 450 MHz.

En sistemas más nuevos, es posible ver relaciones de memoria de "4:5" y similares. La memoria funcionará 5/4 veces más rápido que el FSB en esta situación, lo que significa que un bus de 400 MHz puede funcionar con la memoria a 500 MHz. Esto se conoce a menudo como un sistema "asincrónico". Debido a las diferencias en la CPU y la arquitectura del sistema, el rendimiento general del sistema puede variar de formas inesperadas con diferentes relaciones FSB a memoria.

En las aplicaciones científicas, de síntesis de FPGA, de audio y de vídeo, de juegos y de imágenes que realizan una pequeña cantidad de trabajo en cada elemento de un gran conjunto de datos , la velocidad del FSB se convierte en un problema de rendimiento importante. Un FSB lento hará que la CPU dedique una cantidad significativa de tiempo a esperar a que lleguen los datos desde la memoria del sistema . Sin embargo, si los cálculos que involucran a cada elemento son más complejos, el procesador tardará más en realizarlos; por lo tanto, el FSB podrá seguir el ritmo porque se reduce la velocidad a la que se accede a la memoria.

De manera similar al bus de memoria, los buses PCI y AGP también pueden funcionar de manera asincrónica desde el bus frontal. En sistemas más antiguos, estos buses funcionan a una fracción establecida de la frecuencia del bus frontal. Esta fracción la establecía el BIOS . En sistemas más nuevos, los buses periféricos PCI, AGP y PCI Express suelen recibir sus propias señales de reloj , lo que elimina su dependencia del bus frontal para la sincronización.

El overclocking es la práctica de hacer que los componentes de una computadora funcionen más allá de sus niveles de rendimiento originales manipulando las frecuencias en las que el componente está configurado para funcionar y, cuando es necesario, modificando el voltaje enviado al componente para permitirle funcionar a estas frecuencias más altas con mayor estabilidad.

Muchas placas base permiten al usuario configurar manualmente el multiplicador de reloj y la configuración del FSB modificando los puentes o la configuración del BIOS. Casi todos los fabricantes de CPU ahora "bloquean" una configuración predeterminada del multiplicador en el chip. Es posible desbloquear algunas CPU bloqueadas; por ejemplo, algunos procesadores AMD Athlon se pueden desbloquear conectando contactos eléctricos a través de puntos en la superficie de la CPU. Algunos otros procesadores de AMD e Intel se desbloquean de fábrica y los usuarios finales y los minoristas los etiquetan como procesadores "de nivel entusiasta" debido a esta característica. Para todos los procesadores, se puede aumentar la velocidad del FSB para aumentar la velocidad de procesamiento al reducir la latencia entre la CPU y el puente norte.

Esta práctica fuerza los componentes más allá de sus especificaciones y puede causar un comportamiento errático, sobrecalentamiento o falla prematura. Incluso si la computadora parece funcionar normalmente, pueden aparecer problemas bajo una carga pesada. La mayoría de las computadoras compradas a minoristas o fabricantes, como Hewlett-Packard o Dell , no permiten al usuario cambiar la configuración del multiplicador o FSB debido a la probabilidad de un comportamiento errático o una falla. Las placas base compradas por separado para construir una máquina personalizada tienen más probabilidades de permitir al usuario editar la configuración del multiplicador y FSB en el BIOS de la computadora.

Cuando se diseñó por primera vez, el bus frontal tenía la ventaja de una gran flexibilidad y un bajo costo. Los multiprocesadores simétricos simples colocan una cantidad de CPU en un bus frontal compartido, aunque el rendimiento no podía escalar linealmente debido a cuellos de botella en el ancho de banda.

El bus frontal se utilizó en todos los modelos de procesadores Intel Atom , Celeron , Pentium , Core 2 y Xeon hasta aproximadamente 2008 ^[8] y se eliminó en 2009. ^[9] Originalmente, este bus era un punto de conexión central para todos los dispositivos del sistema y la CPU.

El potencial de una CPU más rápida se desperdicia si no puede obtener instrucciones y datos tan rápido como puede ejecutarlos. La CPU puede pasar un tiempo significativo inactiva mientras espera leer o escribir datos en la memoria principal, y por lo tanto, los procesadores de alto rendimiento requieren un gran ancho de banda y un acceso de baja latencia a la memoria. AMD criticó el bus frontal por ser una tecnología antigua y lenta que limita el rendimiento del sistema. ^[10]

Los diseños más modernos utilizan conexiones punto a punto y en serie, como HyperTransport de AMD y DMI 2.0 o QuickPath Interconnect (QPI) de Intel . Estas implementaciones eliminan el puente norte tradicional en favor de un enlace directo desde la CPU a la memoria del sistema, los periféricos de alta velocidad y el concentrador de controladores de plataforma , el puente sur o el controlador de E/S. ^{[11] [12] [13]}

En una arquitectura tradicional, el bus frontal servía como enlace de datos inmediato entre la CPU y todos los demás dispositivos del sistema, incluida la memoria principal. En los sistemas basados ​​en HyperTransport y QPI, se accede a la memoria del sistema de forma independiente mediante un controlador de memoria integrado en la CPU, lo que deja el ancho de banda en el enlace HyperTransport o QPI para otros usos. Esto aumenta la complejidad del diseño de la CPU, pero ofrece un mayor rendimiento y una escalabilidad superior en sistemas multiprocesador.

El ancho de banda o caudal teórico máximo del bus frontal se determina por el producto del ancho de su ruta de datos, su frecuencia de reloj (ciclos por segundo) y el número de transferencias de datos que realiza por ciclo de reloj. Por ejemplo, un bus frontal de 64 bits (8 bytes ) de ancho que opera a una frecuencia de 100 MHz y realiza 4 transferencias por ciclo tiene un ancho de banda de 3200 megabytes por segundo (MB/s):

8 bytes/transferencia × 100 MHz × 4 transferencias/ciclo = 3200 MB/s

La cantidad de transferencias por ciclo de reloj depende de la tecnología utilizada. Por ejemplo, GTL+ realiza 1 transferencia/ciclo, EV6 2 transferencias/ciclo y AGTL+ 4 transferencias/ciclo. Intel denomina a la técnica de cuatro transferencias por ciclo Quad Pumping .

Muchos fabricantes publican la frecuencia del bus frontal en MHz, pero los materiales de marketing suelen indicar la tasa de señalización efectiva teórica (que comúnmente se denomina megatransferencias por segundo o MT/s). Por ejemplo, si una placa base (o procesador) tiene su bus configurado a 200 MHz y realiza 4 transferencias por ciclo de reloj, el FSB se calcula en 800 MT/s.

A continuación se indican las especificaciones de varias generaciones de procesadores populares.