Rebanada de bits

Puedes ayudar a ampliar este artículo con el texto traducido del artículo correspondiente en ruso . (Mayo de 2017) Haz clic en [mostrar] para obtener instrucciones de traducción importantes. La traducción automática, como DeepL o Google Translate, es un punto de partida útil para las traducciones, pero los traductores deben revisar los errores según sea necesario y confirmar que la traducción sea precisa, en lugar de simplemente copiar y pegar el texto traducido automáticamente en la Wikipedia en inglés. No traduzca textos que parezcan poco fiables o de baja calidad. Si es posible, verifique el texto con las referencias proporcionadas en el artículo en el idioma extranjero. Debes proporcionar la atribución de derechos de autor en el resumen de edición que acompaña a tu traducción proporcionando un enlace interlingüístico a la fuente de tu traducción. Un resumen de edición de atribución modelo esContent in this edit is translated from the existing Russian Wikipedia article at [[:ru:Микропроцессорная секция]]; see its history for attribution. También puedes agregar la plantilla {{Translated|ru|Микропроцессорная секция}}a la página de discusión . Para obtener más orientación, consulte Wikipedia:Traducción .

Este artículo se basa excesivamente en referencias a fuentes primarias . Por favor, mejore este artículo añadiendo fuentes secundarias o terciarias . Buscar fuentes:  «Bit slicing» – noticias  · periódicos  · libros  · académico  · JSTOR ( enero de 2014 ) ( Aprenda cómo y cuándo eliminar este mensaje )

El corte de bits es una técnica para construir un procesador a partir de módulos de procesadores de menor ancho de bits, con el fin de aumentar la longitud de palabra; en teoría, para crear una unidad central de procesamiento (CPU) de n bits arbitrarios . Cada uno de estos módulos componentes procesa un campo de bits o "corte" de un operando . Los componentes de procesamiento agrupados tendrían entonces la capacidad de procesar la longitud de palabra completa elegida de un diseño de software determinado.

El bit slicing prácticamente desapareció debido a la llegada del microprocesador . Recientemente se ha utilizado en unidades lógicas aritméticas (ALU) para computadoras cuánticas y como técnica de software, por ejemplo, para criptografía en CPU x86 . ^[1]

Los procesadores de segmentos de bits (BSP) generalmente incluyen una unidad lógica aritmética (ALU) de 1 , 2 , 4 , 8 o 16 bits y líneas de control (incluidas señales de acarreo o desbordamiento que son internas al procesador en diseños de CPU sin segmentos de bits ).

Por ejemplo, dos chips ALU de 4 bits podrían disponerse uno al lado del otro, con líneas de control entre ellos, para formar una ALU de 8 bits (el resultado no necesita ser una potencia de dos, p. ej., tres unidades de 1 bit pueden formar una ALU de 3 bits, ^[2] por lo tanto, una CPU de 3 bits (o de n bits), mientras que una CPU de 3 bits, o cualquier CPU con un número impar mayor de bits, no ha sido fabricada ni vendida en volumen). Se podrían usar cuatro chips ALU de 4 bits para construir una ALU de 16 bits. Se necesitarían ocho chips para construir una ALU de palabra de 32 bits. El diseñador podría agregar tantas porciones como fuera necesario para manipular longitudes de palabra más largas.

Se utilizaría un microsecuenciador o una ROM de control para ejecutar la lógica para proporcionar datos y señales de control para regular la función de las ALU componentes.

Microprocesadores de segmento de bits conocidos:

• Porción de 2 bits:
  • Familia Intel 3000 (1974, actualmente descontinuada), por ejemplo, Intel 3002 con Intel 3001, de segunda mano por Signetics e Intersil ^[3]
  • Familia Signetics 8X02 (1977, actualmente descontinuada) ^[4]
• Porción de 4 bits:
  • Familia IMP nacional , compuesta principalmente por el IMP-00A/520 RALU (también conocido como MM5750) y varios chips de control y microcódigo ROM enmascarados (CROM, también conocidos como MM5751)
    • GPC/P nacional/IMP-4 (1973), ^[5] segunda fuente de Rockwell
    • IMP-8 nacional, un procesador de 8 bits basado en el chipset IMP, que utiliza dos chips RALU y un chip CROM
    • IMP-16 nacional , un procesador de 16 bits basado en el conjunto de chips IMP, por ejemplo, cuatro chips RALU con un chip CROM IMP16A/521D y otro IMP16A/522D (los chips CROM opcionales adicionales podrían proporcionar conjuntos de instrucciones adicionales)
  • Familia AMD Am2900 (1975), p. ej. AM2901, AM2901A, ^[6] AM2903 ^[6]
  • Familia de memorias monolíticas 5700/6700 (1974) ^{[7] [8] [9] [10]} p. ej. MMI 5701 / MMI 6701, de segunda fuente de ITT Semiconductors
  • Texas Instruments SBP0400 (1975) y SBP0401, conectables en cascada hasta 16 bits
  • Instrumentos de Texas SN74181 (1970)
  • Texas Instruments SN74S281 con SN74S282
  • Texas Instruments SN74S481 con SN74S482 (1976) ^[11]
  • Fairchild 33705 ^[6]
  • Fairchild 9400 (MACROLÓGICO), 4700
  • Familia Motorola M10800 (1979), ^[12] p. ej. MC10800 ^[6]
  • Raytheon RP-16, un procesador de 16 bits que consta de siete circuitos integrados, utilizando cuatro chips RALU y tres chips CROM.
• Porción de 8 bits:

• • Sistemas de cuatro fases AL1 (1969, considerado el primer microprocesador utilizado en un producto comercial, actualmente descontinuado)
  • Instrumentos de Texas SN54AS888 / SN74AS888
  • Fairchild 100K ^[6]
  • ZMD U830C  [de] ^{[13] [14] [15]} (1978/1981), conectable en cascada hasta 32 bits
• Porción de 16 bits:
  • Familia AMD Am29100
  • Sinopsis 49C402
  • ZFT Robotron /ZFTM Dresden U840  [de] (1979/1982), inédito

El bit slicing, aunque no se lo denominaba así en aquel momento, también se utilizaba en ordenadores antes de los circuitos integrados a gran escala (LSI, el predecesor de los actuales VLSI , o circuitos de integración a muy gran escala). La primera máquina de bit slicing fue EDSAC 2 , construida en el Laboratorio de Matemáticas de la Universidad de Cambridge entre 1956 y 1958.

Antes de mediados de los años 70 y finales de los 80, existía cierto debate sobre el ancho de bus necesario para que un sistema informático determinado funcionara. La tecnología de chips de silicio y sus componentes eran mucho más caros que hoy en día. El uso de múltiples unidades de procesamiento de señal (ALU) más sencillas y, por tanto, menos costosas se consideraba una forma de aumentar la potencia de cálculo de forma rentable. Aunque en aquella época se hablaba de microprocesadores de 32 bits , pocos se fabricaban.

Los mainframes de la serie UNIVAC 1100 (una de las series más antiguas, que se originó en la década de 1950) tienen una arquitectura de 36 bits , y el 1100/60 introducido en 1979 usaba nueve chips ALU de 4 bits Motorola MC10800 ^[12] para implementar el ancho de palabra necesario mientras se usaban circuitos integrados modernos. ^[16]

En aquella época, los procesadores de 16 bits eran comunes pero caros, y los procesadores de 8 bits, como el Z80 , se utilizaban ampliamente en el naciente mercado de las computadoras domésticas.

La combinación de componentes para producir productos de tipo bit-slice permitió a los ingenieros y estudiantes crear computadoras más potentes y complejas a un costo más razonable, utilizando componentes listos para usar que se podían configurar de manera personalizada. Las complejidades de crear una nueva arquitectura de computadora se redujeron en gran medida cuando los detalles de la ALU ya estaban especificados (y depurados ).

La principal ventaja era que el bit slicing hacía económicamente posible el uso de transistores bipolares en procesadores más pequeños , que conmutan mucho más rápido que los transistores NMOS o CMOS . Esto permitía velocidades de reloj mucho más altas, donde se necesitaba velocidad (por ejemplo, para funciones DSP o transformación de matrices  ) o, como en el caso del Xerox Alto , la combinación de flexibilidad y velocidad, antes de que las CPU discretas pudieran ofrecer eso.

En tiempos más recientes, el término bit slicing fue reutilizado por Matthew Kwan ^[17] para referirse a la técnica de usar una CPU de propósito general para implementar múltiples máquinas virtuales simples paralelas usando instrucciones de lógica general para realizar operaciones SIMD (instrucción única con múltiples datos ). Esta técnica también se conoce como SIMD dentro de un registro (SWAR).

Esto fue inicialmente en referencia al artículo de Eli Biham de 1997 Una nueva y rápida implementación de DES en software , ^[18] que logró ganancias significativas en el rendimiento de DES mediante el uso de este método.

Para simplificar la estructura del circuito y reducir el costo del hardware de las computadoras cuánticas (propuesta para ejecutar el conjunto de instrucciones MIPS32 ), se demostró una "unidad lógica aritmética (ALU) de 4 bits superconductora de 50 GHz para microprocesadores cuánticos de flujo único rápido de 32 bits". ^[19]

• Arquitectura bit-serial

• Mick, John; Brick, James (1980). Diseño de microprocesadores de corte de bits (PDF) . McGraw-Hill. ISBN 0-07-041781-4.

• "Desenredado: la hora del té en rodajas". Archivado desde el original el 21 de octubre de 2013. – una introducción al bitlicing que presenta una implementación pedagógica del algoritmo de cifrado Tiny (TEA), un cifrador de bloques