Arquitectura bit-serial
En arquitectura de computadoras , las arquitecturas bit-serial envían datos un bit a la vez, a lo largo de un solo cable, en contraste con las arquitecturas bit-paralelo -palabra , en las que los valores de los datos se envían todos los bits o una palabra a la vez a lo largo de un grupo de cables.
Todas las computadoras digitales construidas antes de 1951, y la mayoría de las primeras máquinas de procesamiento paralelo masivo , usaban una arquitectura bit-serial: eran computadoras seriales .
Las arquitecturas bit-serial se desarrollaron para el procesamiento de señales digitales entre los años 1960 y 1980, incluidas estructuras eficientes para la multiplicación y acumulación de bits-serial. [1]
El procesador HP Nut utilizado en muchas calculadoras Hewlett-Packard funcionaba en serie con bits. [2]
Suponiendo que N es un número entero arbitrario, los procesadores seriales N a menudo ocuparán menos área FPGA y tendrán un rendimiento total mayor que un solo procesador paralelo de N bits. [3]
Véase también
Referencias
- ^ Denyer, Peter B. ; Renshaw, David (1985). Procesamiento de señales VLSI: un enfoque de bits en serie. Serie de sistemas VLSI. Addison-Wesley . ISBN 978-0-201-13306-6.
- ^ Smith, Eric L. "brouhaha" (9 de agosto de 2023). "Problemas con la HP-15C CE: 1 error, 2 limitaciones, 3 preguntas". MoHPC - El museo de las calculadoras HP . Archivado desde el original el 10 de agosto de 2023. Consultado el 24 de septiembre de 2023 .
- ^ Andraka., Raymond J. "Construcción de un procesador serial de bits de alto rendimiento en un FPGA" (PDF) .
Enlaces externos
- Aplicación de la tecnología FPGA para acelerar el método de dominio del tiempo de diferencias finitas (FDTD)
- Filtros FIR BIT-Serial con coeficientes CSD para FPGAs
 | Este artículo de informática es un esbozo . Puedes ayudar a Wikipedia ampliándolo. |
