La simulación de circuitos electrónicos utiliza modelos matemáticos para replicar el comportamiento de un dispositivo o circuito electrónico real. El software de simulación permite modelar el funcionamiento de los circuitos y es una herramienta de análisis invaluable. Debido a su capacidad de modelado de alta precisión, muchas universidades utilizan este tipo de software para la enseñanza de programas de ingeniería electrónica y técnicos en electrónica . El software de simulación electrónica involucra a sus usuarios al integrarlos en la experiencia de aprendizaje. Este tipo de interacciones involucran activamente a los estudiantes para analizar, sintetizar, organizar y evaluar el contenido y dan como resultado que los estudiantes construyan su propio conocimiento. [1]
Simular el comportamiento de un circuito antes de construirlo puede mejorar enormemente la eficiencia del diseño al hacer que los diseños defectuosos se conozcan como tales y brindar información sobre el comportamiento de los diseños de circuitos electrónicos. En particular, para los circuitos integrados , las herramientas ( fotomáscaras ) son caras, las placas de pruebas son poco prácticas y sondear el comportamiento de las señales internas es extremadamente difícil. Por lo tanto, casi todo el diseño de circuitos integrados depende en gran medida de la simulación. El simulador analógico más conocido es SPICE. Probablemente los simuladores digitales más conocidos sean los basados en Verilog y VHDL .
Algunos simuladores electrónicos integran un editor esquemático , un motor de simulación y una pantalla de visualización de formas de onda (consulte la Figura 1), lo que permite a los diseñadores modificar rápidamente un circuito simulado y ver qué efecto tienen los cambios en la salida. Por lo general, también contienen amplias bibliotecas de modelos y dispositivos. Estos modelos suelen incluir modelos de transistores específicos de CI como BSIM, componentes genéricos como resistencias , condensadores , inductores y transformadores , modelos definidos por el usuario (como fuentes de corriente y voltaje controladas o modelos en Verilog-A o VHDL-AMS ). El diseño de placas de circuito impreso (PCB) también requiere modelos específicos, como líneas de transmisión para las trazas y modelos IBIS para la electrónica de control y recepción.
Si bien existen simuladores de circuitos electrónicos estrictamente analógicos [2] , los simuladores populares a menudo incluyen capacidades de simulación tanto analógicas como digitales impulsadas por eventos [3] , y se conocen como simuladores de modo mixto o de señal mixta si pueden simular ambas simultáneamente. [4] Se puede realizar un análisis completo de señal mixta desde un esquema integrado. Todos los modelos digitales en simuladores de modo mixto proporcionan una especificación precisa del tiempo de propagación y los retrasos de tiempo de subida/bajada.
El algoritmo basado en eventos que ofrecen los simuladores de modo mixto es de uso general y admite tipos de datos no digitales. Por ejemplo, los elementos pueden utilizar valores reales o enteros para simular funciones DSP o filtros de datos muestreados. Debido a que el algoritmo basado en eventos es más rápido que la solución matricial SPICE estándar, el tiempo de simulación se reduce en gran medida para los circuitos que utilizan modelos basados en eventos en lugar de modelos analógicos. [5]
La simulación en modo mixto se maneja en tres niveles: con elementos digitales primitivos que utilizan modelos de temporización y el simulador lógico digital incorporado de 12 o 16 estados, con modelos de subcircuitos que utilizan la topología de transistor real del circuito integrado y, finalmente, con expresiones lógicas booleanas en línea.
Las representaciones exactas se utilizan principalmente en el análisis de problemas de integridad de señales y líneas de transmisión , donde se necesita una inspección minuciosa de las características de E/S de un CI. Las expresiones lógicas booleanas son funciones sin retardo que se utilizan para proporcionar un procesamiento de señales lógicas eficiente en un entorno analógico. Estas dos técnicas de modelado utilizan SPICE para resolver un problema, mientras que el tercer método, primitivas digitales, utiliza la capacidad de modo mixto. Cada uno de estos métodos tiene sus méritos y aplicaciones de destino. De hecho, muchas simulaciones (en particular las que utilizan tecnología A/D) requieren la combinación de los tres enfoques. Ningún enfoque por sí solo es suficiente.
Otro tipo de simulación que se utiliza principalmente en electrónica de potencia son los algoritmos lineales por partes [6] . Estos algoritmos utilizan una simulación analógica (lineal) hasta que un interruptor electrónico de potencia cambia de estado. En ese momento, se calcula un nuevo modelo analógico que se utilizará en el siguiente período de simulación. Esta metodología mejora significativamente la velocidad y la estabilidad de la simulación. [7]
Las variaciones del proceso ocurren cuando se fabrica el diseño y los simuladores de circuitos a menudo no tienen en cuenta estas variaciones. Estas variaciones pueden ser pequeñas, pero en conjunto pueden cambiar significativamente el resultado de un chip.
La variación de temperatura también se puede modelar para simular el rendimiento del circuito a través de rangos de temperatura. [8]
Un método común para simular sistemas de circuitos lineales es con matrices de admitancia , o matrices Y. La técnica implica modelar los componentes lineales individuales como una matriz de admitancia de puerto N, insertar la matriz Y del componente en una matriz de admitancia nodal del circuito , instalar terminaciones de puerto en nodos que contienen puertos, eliminar puertos sin nodos mediante reducción de Kron , convertir la matriz Y final en una matriz S o Z según sea necesario y extraer las mediciones deseadas de la matriz Y, Z y/o S.
Un filtro Chebyshev de quinto orden, de 50 ohmios, con una ondulación de banda de paso de 1 dB y una frecuencia de corte de 1 GHz, diseñado utilizando la topología Chebyshev Cauar y la posterior escala de impedancia y frecuencia, produce los elementos que se muestran en la tabla y el esquema Micro-cap a continuación.
elemento | valor g | Tipo | escalado para 50 ohmios y 1 GHz | nodos |
---|---|---|---|---|
P1 | 1 | puerto | 50 | 1 |
L1 | 2.1348815 | inductor | 1.6988847E-08 | 1, 2 |
C1 | 1.0911073 | condensador | 3.4731024E-12 | 2, 0 |
L2 | 3.0009229 | inductor | 2.3880586E-08 | 2, 3 |
C2 | 1.0911073 | condensador | 3.4731024E-12 | 3, 0 |
Nivel 3 | 2.1348815 | inductor | 1.6988847E-08 | 3, 4 |
P2 | 1 | puerto | 50 | 4 |
La tabla anterior proporciona una lista de elementos ideales para modelar junto con los nodos adjuntos para simular. A continuación, cada elemento que no sea un puerto debe convertirse en un modelo de parámetros Y 2X2 para cada frecuencia que se va a simular. Para este ejemplo, se selecciona una frecuencia de 1 GHz.
Los elementos conectados al nodo 0, el nodo de tierra, no necesitan calcular su respectivo Y12 o Y21, y se muestran como "n/a" en la tabla.
elemento | Admisión a 1 GHz | Y11, Y22 a 1 GHz | Y12, Y21 a 1 GHz | nodos |
---|---|---|---|---|
P1 | n / A | n / A | n / A | 1 |
L1 | -J0.0093682013 | -J0.0093682013 | J0.0093682013 | 1, 2 |
C1 | j0.021822146 | j0.021822146 | n / A | 2, 0 |
L2 | -J0.0066646164 | -J0.0066646164 | J0.0066646164 | 2, 3 |
C2 | j0.021822146 | j0.021822146 | n / A | 3, 0 |
Nivel 3 | -J0.0093682013 | -J0.0093682013 | J0.0093682013 | 3, 4 |
P2 | n / A | n / A | n / A | 4 |
Debe recordarse que, si bien los modelos ideales de inductores y capacitores consisten en modelos 2x2 muy simples donde Y11 = Y22 = -Y12 = -Y21, la mayoría de los elementos del mundo real no se pueden modelar de manera tan simple. Con líneas de transmisión y modelos de inductores y capacitores del mundo real, por ejemplo, Y11 != -Y12, y para algunos elementos asimétricos pasivos más complejos Y11 != Y22. Para muchos dispositivos lineales activos, como amplificadores operacionales , Y12 != Y21. Por lo tanto, el ejemplo en esta sección utiliza Y11, Y12, Y21 e Y22 independientes para ilustrar los procesos de simulación que se aplican a dispositivos del mundo real más complejos.
Cada parámetro del elemento Y se inserta en la matriz de admitancia nodal sumándolos en los nodos a los que están asociados siguiendo las reglas siguientes. [9]
Si el segundo nodo no es 0, es decir, no es tierra:
La siguiente tabla muestra los parámetros Y 2x2 del elemento Chebyshev sumados en las ubicaciones apropiadas.
nodo | 1 | 2 | 3 | 4 |
---|---|---|---|---|
1 | L1_Y11 | L1_Y12 | ||
2 | L1_Y21 | L1_Y22+C1_Y11+L2_Y11 | L2_Y12 | |
3 | L2_Y21 | L2_Y22+C2_Y11+L3_Y11 | L3_Y12 | |
5 | L3_Y21 | L3_Y22 |
Para simular el filtro a 1 GHz, o a cualquier frecuencia, los parámetros Y del elemento deben convertirse en entradas numéricas utilizando modelos de parámetros Y adecuados para el elemento instalado. Para inductores y capacitores ideales, son suficientes los conocidos Y11 = Y22 = -Y12 = -Y21 = para inductores e Y11 = Y22 = -Y12 = -Y21 = para capacitores. La conversión numérica se muestra en la siguiente tabla.
nodo | 1 | 2 | 3 | 4 |
---|---|---|---|---|
1 | -j0.0093682 | 0,0093682 | ||
2 | 0,0093682 | j0.00578933 | j0.00666462 | |
3 | j0.00666462 | j0.00578933 | 0,0093682 | |
4 | 0,0093682 | -j0.0093682 |
Dado que los puertos solo están conectados a los nodos 1 y 4, los nodos 2 y 3 deben eliminarse mediante la reducción de Kron . La siguiente tabla muestra la matriz de parámetros Y reducida de la simulación del ejemplo del filtro de Chebyshev después de eliminar los nodos 2 y 4. Los nodos de la tabla reducida se renumeran a 1 y 2.
nodo | 1 | 2 |
---|---|---|
1 | j0.0372422 | -j0.0536574 |
2 | -j0.0536574 | j0.0372422 |
Dado que la respuesta de frecuencia de Chebyshev se observa desde la matriz de parámetros S, es decir |S12|, el siguiente paso es convertir la matriz de parámetros Y en una matriz de parámetros S, utilizando conversiones de matriz Y a matriz S bien conocidas con la impedancia del puerto como impedancia característica (o admitancia característica) para cada nodo.
Los parámetros S simulados también permiten un procesamiento posterior a la simulación útil para cosas como el retraso de grupo y el retraso de fase .
nodo | 1 | 2 |
---|---|---|
1 | -0,356328 + j0,280539 | 0,551322 + j0,700266 |
2 | 0,551322 + j0,700266 | -0,356328 + j0,280539 |
Dado que se espera que la respuesta de frecuencia de Chebyshev sea observable en |S12| como una respuesta de ondulación equitativa de 1 dB de 0 a 1 GHz, las entradas de parámetros S complejos deben convertirse a sus respectivas magnitudes, utilizando el estándar .
nodo | 1 | 2 |
---|---|---|
1 | 0,45351050 | 0,89125104 |
2 | 0,89125104 | 0,45351050 |
Puede resultar útil realizar algunas comprobaciones rápidas de validez en este punto. Dado que el requisito de diseño del filtro Chebyshev de ejemplo es de -1 dB de atenuación en la frecuencia de corte de 1 GHz, se espera que |S12| a 1 GHz sea -1 dB. Además, dado que todos los elementos de simulación no tienen pérdidas, la conocida relación |S 11 | 2 + |S 12 | 2 = 1 [10] se aplica a todas las frecuencias, incluida 1 GHz.
condición requerida | resultados reales | Estado | |
---|---|---|---|
1 | 20 log 10 (|S12|) = -1 dB | 20 log 10 (0,89125104) = -1 dB | Válido |
2 | |S 12 | 2 +|S 12 | 2 = 1 | 0,45351050 2 +0,89125104 2 = 1 | Válido |
La prueba de validez final para el ejemplo es simular la respuesta de frecuencia del filtro Chebyshev a través de todo el rango útil, que se tomará de 100 MHz a 5 GHz para este caso. Este rango debería permitir la visualización del rizado equitativo |S12| de la banda de paso entre 0 y -1 dB, la banda de detención algo pronunciada |S12| que cae a 1 GHz y un rizado equitativo |S12| en los valores pico esperados de 20log10(.4535...) = -6.86825 dB.
Dado que todos los resultados de la simulación se ajustan a los resultados esperados, se confirma que la simulación del ejemplo del filtro Chebyshev es correcta.
Dado que los parámetros S requieren terminaciones en todos los nodos que se simulan, la simulación del valor del parámetro S para nodos no terminados, como los nodos internos de una red, no es técnicamente compatible. Sin embargo, colocar una terminación resistiva en nodos no terminados que sea lo suficientemente grande como para no introducir ningún error de importancia que haga que los nodos sean terminados es suficiente para simular con precisión el nodo. Por ejemplo, los dos nodos internos que se eliminaron anteriormente podrían haber tenido alternativamente un puerto de 1e+09 ohm conectado a ellos, por lo que en lugar de usar la reducción de Kron para eliminar los nodos, los nodos podrían simularse con precisión con puertos resistivos excesivamente grandes.
Si la fuente de entrada a la red es una fuente de voltaje ideal sin resistencia, el ejemplo anterior puede funcionar si se incluye una resistencia de puerto lo suficientemente pequeña como para no introducir ningún error significativo. Por ejemplo, un puerto con una resistencia de 1e-09 en una red que termina en otro lugar con 50 ohmios modelaría una fuente ideal con suficiente precisión.
Dado que el ejemplo anterior simula parámetros S, es necesaria otra conversión para obtener la función de transferencia a partir de los parámetros S. La conversión es, . [10]
Conceptos:
HDL:
Liza:
Software:
{{cite book}}
: Mantenimiento de CS1: ubicación ( enlace )