Nehalem (microarquitectura)

Nehalem

Logotipo para procesadores Core i7 Bloomfield
información general
Lanzado	11 de noviembre de 2008 ; hace 15 años ( 11 de noviembre de 2008 )
Comercializado por	Intel
Diseñado por	Intel
Fabricante común	Intel
Actuación
Frecuencia máxima de reloj de la CPU	De 1,06 GHz a 3,33 GHz
Velocidades de QPI	De 4,80 GT/s a 6,40 GT/s
Velocidades DMI	2 GT/s
Cache
Caché L1	64 KB por núcleo (32 KB de datos + 32 KB de instrucciones)
Caché L2	256 KB por núcleo
Caché L3	2 MB a 24 MB compartidos
Arquitectura y clasificación
Nodo tecnológico	45 nm
Microarquitectura	Nehalem
Conjunto de instrucciones	x86-16 , IA-32 , x86-64
Instrucciones	MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4 , SSE4.1 , SSE4.2
Extensiones	VT-x , VT-d
Especificaciones físicas
Transistores	731M a 2300M 45 millas náuticas
Núcleos	1-6 (1-8 Xeon)
Zócalos	LGA 1156 LGA1366 LGA1567 μPGA 988
Productos, modelos, variantes
Nombres básicos	Clarksfield Campo de lynn Campo de floración Bosque de jaspe Gainestown (Nehalem-EP) Beckton (Nehalem-EX) Aubrurndale Havendale
Nombre del código del producto	Nuevo Méjico
Modelos	Núcleo i5-7xx Núcleo i7-8xx Core i7-9xx extremo Procesador Xeon 3000/5000/7000 Core i7-7xxQM móvil Core i7-8xxQM móvil Móvil Core i7-9xxXM Extreme
Historia
Antecesores	Núcleo (tac) Penryn (tic)
Sucesores	Westmere (tic) Sandy Bridge (tac)
Estado de soporte
Sin soporte

Nehalem / n ə ˈ h eɪ l əm / ^[1] es el nombre en clave de la microarquitectura de 45 nm de Intel lanzada en noviembre de 2008. ^[2] Se utilizó en la primera generación de procesadores Intel Core i5 e i7 , y sucede a la antigua microarquitectura Core utilizada en los procesadores Core 2. ^[3] El término "Nehalem" proviene del río Nehalem . ^{[4] [5]}

Nehalem está construido sobre el proceso de 45 nm , es capaz de funcionar a velocidades de reloj más altas sin sacrificar la eficiencia y es más eficiente energéticamente que los microprocesadores Penryn . Se reintroduce el hyper-threading , junto con una reducción en el tamaño de la caché L2, así como una caché L3 ampliada que se comparte entre todos los núcleos. Nehalem es una arquitectura que difiere radicalmente de NetBurst , aunque conserva algunas de las características menores de este último.

Posteriormente, Nehalem recibió una reducción de tamaño a 32 nm con Westmere y fue reemplazado por el Sandy Bridge de "segunda generación" en enero de 2011.

• El bloque de línea de caché en la caché L2/L3 se redujo de 128 bytes en NetBurst y Merom/Penryn a 64 bytes por línea en esta generación (el mismo tamaño que Yonah y Pentium M).
• Se reintrodujo el hyper-threading .
• Intel Turbo Boost 1.0. ^[6]
• Caché L3 de 2 a 24 MiB con Smart Cache en algunos modelos.
• Unidad de obtención de instrucciones (IFU) que contiene un predictor de bifurcación de segundo nivel con un búfer de destino de bifurcación (BTB) de dos niveles y un búfer de pila de retorno (RSB). Nehalem también admite todos los tipos de predictores utilizados anteriormente en los procesadores de Intel, como el predictor indirecto y el detector de bucles. ^[7]
• sTLB ( búfer de traducción unificada de segundo nivel ) (es decir, tanto instrucciones como datos) que contiene 512 entradas solo para páginas pequeñas y es nuevamente asociativo de 4 vías. ^[8]
• 3 ALU enteras, 2 ALU vectoriales y 2 AGU por núcleo. ^[9]
• Procesadores nativos (todos los núcleos del procesador en una sola matriz) de cuatro, seis y ocho núcleos
• Intel QuickPath Interconnect en modelos HEDT, servidores y estaciones de trabajo, e Interfaz de medios directa en otros modelos que reemplazan el bus frontal heredado .
• 64 KB de caché L1 por núcleo (32 KB de datos L1 y 32 KB de instrucciones L1) y 256 KB de caché L2 por núcleo.
• Integración de PCI Express y DMI en el procesador en los modelos de gama media, sustituyendo al puente norte .
• Controlador de memoria integrado que admite dos o tres canales de memoria DDR3 SDRAM o cuatro canales FB-DIMM2 .
• Tecnología de virtualización Intel de segunda generación, que introdujo soporte para tabla de páginas extendidas , identificadores de procesador virtual (VPID) y salida de ventana de interrupción no enmascarable . ^[10]
• SSE4.2 e POPCNTinstrucciones.
• La fusión de macrooperaciones ahora funciona en modo de 64 bits.
• De 20 a 24 etapas de tubería. ^[11]

 Tamaños de búfer de búsqueda de traducción ^[12]

Cache		Tamaño de página
Nombre	Nivel	4 KB	2MB
DTLB	1º	64	32
Liga Internacional de Fútbol Americano	1º	128	7 / núcleo lógico
STLB	2do	512	ninguno

Se ha informado que Nehalem se centra en el rendimiento, de ahí el aumento del tamaño del núcleo. ^[13] En comparación con Penryn, Nehalem tiene:

• 10–25 % mejor rendimiento de subproceso único / 20–100 % mejor rendimiento de subproceso múltiple con el mismo nivel de potencia
• 30% menos de consumo de energía para el mismo rendimiento
• En promedio, Nehalem proporciona un aumento del 15 al 20 % en el rendimiento por núcleo reloj a reloj.

Es posible realizar overclocking con los procesadores Bloomfield y el chipset X58 . Los procesadores Lynnfield utilizan un PCH, lo que elimina la necesidad de un puente norte. ^[14]

Los procesadores Nehalem incorporan instrucciones SIMD SSE4.2 , lo que suma siete nuevas instrucciones al conjunto SSE 4.1 de la serie Core 2. La arquitectura Nehalem reduce la latencia de las operaciones atómicas en un 50% en un intento de eliminar la sobrecarga en operaciones atómicas como la instrucción de comparación e intercambio . ^[15]LOCK CMPXCHG

• Los procesadores Lynnfield cuentan con 16 líneas PCIe , que pueden usarse en configuraciones 1x16 o 2x8.
• ¹ Serie 6500 escalable hasta 2 sockets, serie 7500 escalable hasta 4/8 sockets. ^[17]

• Intel afirma que los procesadores Gainestown tienen seis canales de memoria. Los procesadores Gainestown tienen enlaces QPI duales y tienen un conjunto separado de registros de memoria para cada enlace, en efecto, un sistema multiplexado de seis canales. ^{[30] [31]}

• Lista de microarquitecturas de CPU Intel
• Modelo tic-tac

• Procesador Nehalem en Intel .com