AMD 10h
Microarquitectura de microprocesadores de AMD
K10 / Familia 10h
información general
Lanzado2007
Interrumpido2012
Fabricante común
Actuación
Frecuencia máxima de reloj de la CPU 1700 MHz a 3700 MHz
Velocidades del FSBDe 1000 MHz a 2000 MHz
Arquitectura y clasificación
Nodo tecnológico65 nm a 32 nm
Conjunto de instruccionesAMD64 ( x86-64-v1 )
Especificaciones físicas
Zócalos
Productos, modelos, variantes
Nombres básicos
Historia
PredecesorK8 - Martillo
SucesorBulldozer - Familia 15h
Estado de soporte
iGPU no compatible

La familia AMD 10h , o K10 , es una microarquitectura de microprocesador de AMD basada en la microarquitectura K8. [1] Los primeros productos Opteron de tercera generación para servidores se lanzaron el 10 de septiembre de 2007, seguidos por los procesadores Phenom para computadoras de escritorio, que se lanzaron el 11 de noviembre de 2007 como los sucesores inmediatos de la serie de procesadores K8 ( Athlon 64 , Opteron , Sempron de 64 bits ).

Nomenclatura

Parece que AMD no ha utilizado la nomenclatura K (que originalmente significaba "Kriptonita" en el procesador K5 [2] ) desde el momento posterior al uso del nombre código K8 para la familia de procesadores AMD K8 o Athlon 64 , ya que ninguna convención de nombres de nomenclatura K más allá de K8 ha aparecido en documentos oficiales y comunicados de prensa de AMD después de principios de 2005.

El nombre " K8L " fue acuñado por primera vez por Charlie Demerjian en 2005, en ese momento escritor en The Inquirer , [3] y fue utilizado por la comunidad de TI en general como una abreviatura conveniente [4] mientras que según los documentos oficiales de AMD, la familia de procesadores se denominó "Tecnología de procesador de próxima generación AMD". [5]

La microarquitectura también se ha denominado Estrellas , ya que los nombres en código de la línea de procesadores de escritorio se denominaban estrellas o constelaciones (los modelos Phenom iniciales tenían nombres en código Agena y Toliman ).

En una entrevista en vídeo, [6] Giuseppe Amato confirmó que el nombre clave es K10 .

El propio The Inquirer reveló que el nombre clave " K8L " se refería a una versión de bajo consumo de la familia K8, posteriormente denominada Turion 64 , y que K10 era el nombre clave oficial de la microarquitectura. [4]

AMD se refiere a ellos como procesadores de la familia 10h , ya que son los sucesores de los procesadores de la familia 0Fh (nombre en código K8). 10h y 0Fh hacen referencia al resultado principal de la instrucción del procesador x86 CPUID . En numeración hexadecimal , 0Fh (h representa la numeración hexadecimal) equivale al número decimal 15, y 10h equivale al decimal 16. (La forma "K10h" que aparece a veces es un híbrido incorrecto del código "K" y el número de identificación de la familia).

Calendario de lanzamiento y entrega

Cronología

Información histórica

En 2003, AMD describió las características de las próximas generaciones de microprocesadores después de la familia de procesadores K8 en varios eventos y reuniones de analistas, incluido el Microprocessor Forum 2003. [7] Las características descritas que se implementarán en los microprocesadores de próxima generación son las siguientes:

En junio de 2006, el vicepresidente ejecutivo de AMD, Henri Richard, tuvo una entrevista con DigiTimes y comentó sobre los próximos desarrollos de procesadores:

P: ¿Cuál es su perspectiva general sobre el desarrollo de la tecnología de procesadores AMD durante los próximos tres a cuatro años?

R: Bueno, como comentó Dirk Meyer en nuestra reunión de analistas, no nos quedamos de brazos cruzados. Hemos hablado de la actualización de la arquitectura K8 actual que llegará en 2007, con mejoras significativas en muchas áreas diferentes del procesador, incluido el rendimiento de números enteros, el rendimiento de punto flotante, el ancho de banda de memoria, las interconexiones, etc.

—  Vicepresidente ejecutivo de AMD, Henri Richard, Fuente: Entrevista de DigiTimes con Henri Richard [8]


Demostraciones en vivo

El 30 de noviembre de 2006, AMD presentó en vivo por primera vez en público el chip de cuatro núcleos nativo conocido como "Barcelona", [9] mientras se ejecutaba Windows Server 2003 64-bit Edition. AMD afirma que ofrece un escalamiento del 70 % del rendimiento en cargas del mundo real y un rendimiento mejor que el del procesador Intel Xeon 5355 con nombre en código Clovertown . [10]

El 24 de enero de 2007, el vicepresidente ejecutivo de AMD, Randy Allen, afirmó que en pruebas en vivo, en relación con una amplia variedad de cargas de trabajo, "Barcelona" pudo demostrar una ventaja de rendimiento del 40% sobre los procesadores de cuatro núcleos de doble procesador (2P) Intel Xeon con nombre en código Clovertown comparables. [11] El rendimiento esperado de punto flotante por núcleo sería aproximadamente 1,8 veces el de la familia K8, a la misma velocidad de reloj. [12]

El 10 de mayo de 2007, AMD celebró un evento privado en el que se mostraban los procesadores Agena FX y los chipsets que se avecinaban. Uno de los sistemas que se mostró fue la plataforma AMD Quad FX con una tarjeta gráfica Radeon HD 2900 XT en el chipset RD790 que se avecinaba . También se demostró que el sistema convertía en tiempo real un videoclip de 720p a otro formato no revelado mientras los 8 núcleos se utilizaban al 100 % con otras tareas. [13]

Microarquitectura hermana

El día del analista de diciembre de 2006, el vicepresidente ejecutivo Marty Seyer anunció un nuevo núcleo móvil con nombre en código Griffin, lanzado en 2008 con tecnologías de optimización de energía heredadas de la microarquitectura K10, pero basado en un diseño K8.

Error de TLB

En noviembre de 2007, AMD dejó de entregar procesadores Barcelona después de que se descubriera un error en el buffer de traducción (TLB) del stepping B2 que rara vez podía llevar a una condición de carrera y, por lo tanto, a un bloqueo del sistema. [14] Un parche en BIOS o software solucionó el error al deshabilitar la memoria caché para las tablas de páginas, pero estaba relacionado con una penalización de rendimiento del 5 al 20%. Se publicaron parches de kernel que evitarían casi por completo esta penalización para Linux . En abril de 2008, AMD lanzó al mercado el nuevo stepping B3, que incluía una corrección del error y otras mejoras menores. [15]

Características

Tecnología de fabricación

AMD ha introducido los microprocesadores fabricados con un ancho de característica de 65 nm utilizando tecnología de silicio sobre aislante (SOI) , ya que el lanzamiento de K10 coincide con la rampa de volumen de este proceso de fabricación. [16]

Estándares DRAM compatibles

Se sabe que la familia K8 es particularmente sensible a la latencia de la memoria, ya que su diseño gana rendimiento al minimizarla mediante el uso de un controlador de memoria en el chip (integrado en la CPU); la latencia aumentada en los módulos externos anula la utilidad de la característica. La RAM DDR2 introduce cierta latencia adicional sobre la RAM DDR , ya que la DRAM es impulsada internamente por un reloj a un cuarto de la frecuencia de datos externa, en lugar de la mitad de la DDR. Sin embargo, dado que la frecuencia del reloj de comando en DDR2 se duplica en relación con DDR y se han introducido otras características de reducción de latencia (por ejemplo, latencia aditiva), las comparaciones comunes basadas solo en la latencia CAS no son suficientes. Por ejemplo, se sabe que los procesadores Socket AM2 demuestran un rendimiento similar utilizando SDRAM DDR2 que los procesadores Socket 939 que utilizan SDRAM DDR-400. Los procesadores K10 admiten SDRAM DDR2 con clasificación de hasta DDR2-1066 (1066 MHz). [17]

Mientras que algunos procesadores K10 de escritorio son AM2+ y solo admiten DDR2, un procesador K10 AM3 admite tanto DDR2 como DDR3. Algunas placas base AM3 tienen ranuras tanto para DDR2 como para DDR3 (esto no significa que se puedan instalar ambos tipos al mismo tiempo), pero en su mayoría solo tienen DDR3.

Los procesadores de escritorio Lynx solo admiten DDR3, ya que utilizan el zócalo FM1.

Características de la microarquitectura

Arquitectura K10
Descripción de un solo núcleo K10 con superposición, excluyendo la matriz de caché L2

Las características de la microarquitectura incluyen las siguientes: [18]

  • Factores de forma
    • Socket AM2+ con DDR2 para las series Phenom y Athlon 7000 de 65 nm
    • Socket AM3 con DDR2 o DDR3 para Semprons y las series Phenom II y Athlon II de 45 nm. También se pueden utilizar en placas base AM3+ con DDR3. Tenga en cuenta que, si bien todos los procesadores Phenom K10 son compatibles con versiones anteriores de Socket AM2+ y Socket AM2 , algunos procesadores Phenom II de 45 nm solo están disponibles para Socket AM2+. Los procesadores Lynx no utilizan AM2+ ni AM3.
    • Socket FM1 con DDR3 para procesadores Lynx .
    • Socket F con DDR2, DDR3 con procesadores Shanghai y Opteron posteriores
  • Adiciones y extensiones al conjunto de instrucciones
    • Nuevas instrucciones de manipulación de bits ABM : recuento de ceros a la izquierda (LZCNT) y recuento de población (POPCNT)
    • Nuevas instrucciones SSE denominadas SSE4a : instrucciones combinadas de cambio de máscara (EXTRQ/INSERTQ) e instrucciones de almacenamiento de transmisión escalar (MOVNTSD/MOVNTSS). Estas instrucciones no se encuentran en SSE4 de Intel
    • Soporte para instrucciones de operación de carga SSE no alineadas (que anteriormente requerían una alineación de 16 bytes) [19]
  • Mejoras en el flujo de ejecución
    • Unidades SSE de 128 bits de ancho
    • Interfaz de caché de datos L1 más amplia que permite dos cargas de 128 bits por ciclo (a diferencia de dos cargas de 64 bits por ciclo con K8)
    • Latencia de división de enteros más baja
    • Predictor de bifurcación indirecta de 512 entradas y una pila de retorno más grande (tamaño duplicado respecto de K8) y un búfer de destino de bifurcación
    • Optimizador de pila de banda lateral, dedicado a realizar incrementos/decrementos del puntero de pila de registros
    • Instrucciones CALL y RET-Imm de ruta rápida (anteriormente microcodificadas), así como MOV desde registros SIMD a registros de propósito general
  • Integración de nuevas tecnologías en la CPU:
    • Cuatro núcleos de procesador (Quad-core)
    • Planos de energía divididos para el núcleo de la CPU y el controlador de memoria/puente norte para una administración de energía más efectiva, primero denominado Dynamic Independent Core Engagement o DICE por AMD y ahora conocido como Enhanced PowerNow! (también denominado Independent Dynamic Core Technology), que permite que los núcleos y el puente norte (controlador de memoria integrado) escalen el consumo de energía hacia arriba o hacia abajo de forma independiente. [20]
    • Apagado de partes de los circuitos del núcleo cuando no están en carga, denominada tecnología "CoolCore".
  • Mejoras en el subsistema de memoria:
    • Mejoras en la latencia de acceso:
      • Soporte para reordenar cargas antes de otras cargas y tiendas
      • Precarga de instrucciones más agresiva , precarga de instrucciones de 32 bytes en comparación con los 16 bytes de K8
      • Prefetcher de DRAM para almacenar en búfer lecturas
      • Escritura diferida en ráfagas almacenadas en búfer en la RAM para reducir la contención
    • Cambios en la jerarquía de memoria:
      • Precargar directamente en la caché L1 en lugar de en la caché L2 con la familia K8
      • Caché de víctima L3 asociativo de 32 vías con un tamaño de al menos 2 MB, compartido entre núcleos de procesamiento en una sola matriz (cada uno con 512 K de caché L2 exclusiva independiente), con una política de reemplazo que tiene en cuenta el uso compartido.
      • Diseño de caché L3 extensible, con 6 MB planificados para el nodo de proceso de 45 nm , con los chips con nombre en código Shanghai .
    • Cambios en la gestión del espacio de direcciones:
      • Dos controladores de memoria independientes de 64 bits, cada uno con su propio espacio de direcciones físicas; esto ofrece la oportunidad de utilizar mejor el ancho de banda disponible en caso de que se produzcan accesos aleatorios a la memoria en entornos con muchos subprocesos. Este enfoque contrasta con el diseño "entrelazado" anterior, en el que los dos canales de datos de 64 bits estaban limitados a un único espacio de direcciones común.
      • Buffers Lookaside etiquetados más grandes; soporte para entradas de página de 1 GB y un nuevo TLB de página de 2 MB y 128 entradas
      • Direccionamiento de memoria de 48 bits para permitir subsistemas de memoria de 256 TB [21]
      • Duplicación de memoria (direccionamiento DIMM mapeado de forma alternativa), [22] soporte para envenenamiento de datos y RAS mejorado
      • Paginación anidada AMD-V para una virtualización de MMU mejorada, que se afirma que reduce el tiempo de conmutación mundial en un 25%.
  • Mejoras en la interconexión del sistema:
    • Compatibilidad con reintentos de HyperTransport
    • Soporte para HyperTransport 3.0, con desconexión de enlaces HyperTransport que crea 8 enlaces punto a punto por socket.
  • Mejoras a nivel de plataforma con funcionalidad adicional:
    • Cinco estados p que permiten la modulación automática de la frecuencia del reloj
    • Aumento de la compuerta de reloj
    • Soporte oficial para coprocesadores a través de ranuras HTX y sockets de CPU vacantes mediante HyperTransport : iniciativa Torrenza .

Tablas de características

CPU

APU

Tabla de características de la APU

De oficina

Modelos de fenómenos

Agena(SOI de 65 nm, cuatro núcleos)

Tolimán(SOI de 65 nm, tri-núcleo)

Modelos Phenom II

Tuban(SOI de 45 nm, núcleo hexa)

Zosma(SOI de 45 nm, cuatro núcleos)

Deneb(SOI de 45 nm, cuatro núcleos)

42 TWKR Edición limitada (SOI de 45 nm, cuatro núcleos)

AMD lanzó una edición limitada de procesadores basados ​​en Deneb para overclockers extremos y socios. Se fabricaron menos de 100.

El "42" representa oficialmente cuatro núcleos que funcionan a 2 GHz, pero también es una referencia a la respuesta a la vida, el universo y todo lo de La Guía del autoestopista galáctico . [25]

Proposición(SOI de 45 nm, cuatro núcleos)

Heka(SOI de 45 nm, tri-núcleo)

  • Tres núcleos AMD K10 que utilizan la técnica de recolección de chips, con un núcleo deshabilitado
  • Caché L1: 64 KB de instrucciones y 64 KB de datos por núcleo
  • Caché L2: 512 KB por núcleo, velocidad máxima
  • Caché L3: 6 MB compartidos entre todos los núcleos
  • Controlador de memoria: DDR2-1066 MHz de doble canal (AM2+), DDR3-1333 (AM3) de doble canal con opción de desagrupamiento
  • Extensiones ISA : MMX , Enhanced 3DNow!, SSE , SSE2 , SSE3 , SSE4a , ABM , AMD64 , Cool'n'Quiet , NX bit , AMD -V
  • Socket AM3 , HyperTransport con 2000 MHz
  • Consumo de energía ( TDP ): 65 y 95 vatios
  • Primer lanzamiento
    • 9 de febrero de 2009 (paso a paso C2)
  • Frecuencia de reloj: 2500 a 3000 MHz
  • Modelos: Phenom II X3 705e - 740

Calisto(SOI de 45 nm, doble núcleo)

  • Dos núcleos AMD K10 que utilizan la técnica de recolección de chips, con dos núcleos deshabilitados
  • Caché L1: 64 KB de instrucciones y 64 KB de datos por núcleo
  • Caché L2: 512 KB por núcleo, velocidad máxima
  • Caché L3: 6 MB compartidos entre todos los núcleos
  • Controlador de memoria: DDR2-1066 MHz de doble canal (AM2+), DDR3-1333 (AM3) de doble canal con opción de desagrupamiento
  • Extensiones ISA : MMX , Enhanced 3DNow!, SSE , SSE2 , SSE3 , SSE4a , ABM , AMD64 , Cool'n'Quiet , NX bit , AMD -V
  • Socket AM3 , HyperTransport con 2000 MHz
  • Consumo de energía ( TDP ): 80 vatios
  • Primer lanzamiento
    • 1 de junio de 2009 (paso a paso C2)
  • Frecuencia de reloj: 3000 a 3500 MHz
  • Modelos: Phenom II X2 545 - 570

Regor(SOI de 45 nm, doble núcleo)

Modelos Athlon X2

Kuma(SOI de 65 nm, doble núcleo)

Regor/Deneb(SOI de 45 nm, doble núcleo)

Modelos Athlon II

Zosma(SOI de 45 nm, cuatro núcleos)

Proposición(SOI de 45 nm, cuatro núcleos)

Rana(SOI de 45 nm, tri-núcleo)

Regor(SOI de 45 nm, doble núcleo)

Sargas(SOI de 45 nm, núcleo único)

Lince(SOI de 32 nm, núcleo dual o cuádruple)

Modelos Sempron

Sargas(SOI de 45 nm, núcleo único)

Modelos Sempron X2

Regor(SOI de 45 nm, doble núcleo)

Lince(SOI de 32 nm, doble núcleo)

  • Dos núcleos AMD K10 sin caché L3
  • APU sin gráficos. Ver más abajo.
  • Modelos: Sempron X2 198

Llano"APU"

Lince(SOI de 32 nm, núcleo dual o cuádruple)

Las APU de escritorio de primera generación basadas en la microarquitectura K10 se lanzaron en 2011 (algunos modelos no ofrecen capacidad gráfica, como Lynx Athlon II y Sempron X2).

  • Fabricación de 32 nm en el proceso SOI de GlobalFoundries
  • Zócalo FM1
  • Tamaño de la matriz : 228 mm2 , con 1.178 millones de transistores [30] [31]
  • Núcleos AMD K10 sin caché L3
  • Procesador gráfico: TeraScale 2
  • Todos los modelos de las series A y E cuentan con gráficos integrados de clase Redwood en la matriz ( BeaverCreek para las variantes de doble núcleo y WinterPark para las variantes de cuatro núcleos). Los modelos Sempron y Athlon excluyen los gráficos integrados. [32]
  • Admite hasta cuatro DIMM de memoria DDR3-1866
  • Velocidad máxima de 5 GT/s
  • Controlador PCIe 2.0 integrado
  • Algunos modelos son compatibles con la tecnología Turbo Core para un funcionamiento más rápido de la CPU cuando la especificación térmica lo permite
  • Algunos modelos son compatibles con la tecnología Hybrid Graphics para ayudar a una tarjeta gráfica discreta Radeon HD 6450, 6570 o 6670. Esto es similar a la tecnología Hybrid CrossFireX actual disponible en las series de chipsets AMD 700 y 800.
  • Extensiones ISA : MMX , Enhanced 3DNow!, SSE , SSE2 , SSE3 , SSE4a , ABM , NX bit , AMD64 , Cool'n'Quiet , AMD-V
  • Modelos: APU y CPU de escritorio Lynx

Móvil

Modelos Turion II (Ultra)

"Caspio" (SOI de 45 nm, doble núcleo)

Modelos Turion II

"Caspio" (SOI de 45 nm, doble núcleo)

"Champlain" (SOI de 45 nm, doble núcleo)

Modelos Athlon II

"Caspio" (SOI de 45 nm, doble núcleo)

"Champlain" (SOI de 45 nm, doble núcleo)

Modelos Sempron

"Caspio" (SOI de 45 nm, núcleo único)

Modelos Turion II Neo

"Ginebra" (SOI de 45 nm, doble núcleo)

Modelos Athlon II Neo

"Ginebra" (SOI de 45 nm, doble núcleo)

"Ginebra" (SOI de 45 nm, núcleo único)

Modelos V

"Ginebra" (SOI de 45 nm, núcleo único)

"Champlain" (SOI de 45 nm, núcleo único)

Modelos Phenom II

"Champlain" (SOI de 45 nm, cuatro núcleos)

"Champlain" (SOI de 45 nm, tri-núcleo)

"Champlain" (SOI de 45 nm, doble núcleo)

LlanoAPU

"Sabino" (SOI de 32 nm, núcleo dual o cuádruple)

Servidor

Hay dos generaciones de procesadores basados ​​en K10 para servidores: Opteron 65 nm y 45 nm .

Sucesor

AMD dejó de desarrollar CPU basadas en K10 después de Thuban y optó por centrarse en productos Fusion para computadoras de escritorio y portátiles de uso general y productos basados ​​en Bulldozer para el mercado de alto rendimiento. Sin embargo, dentro de la familia de productos Fusion, las APU como los chips de las series A4, A6 y A8 de primera generación (APU Llano) continuaron utilizando núcleos de CPU derivados de K10 junto con un núcleo gráfico Radeon. K10 y sus derivados se dejaron de producir con la introducción de las APU basadas en Trinity en 2012, que reemplazaron los núcleos K10 en la APU con núcleos derivados de Bulldozer.

Familia de derivadas 11h y 12h

Familia Turion X2 Ultra 11h

La microarquitectura de la Familia 11h era una mezcla de los diseños K8 y K10 con menor consumo de energía para computadoras portátiles que se comercializaron como Turion X2 Ultra y luego fueron reemplazadas por diseños completamente basados ​​en K10. [1]

Familia Fusión 12h

La microarquitectura de la Familia 12h es un derivado del diseño K10: [37] [38]

  • Se reutilizaron tanto la CPU como la GPU para evitar complejidad y riesgos.
  • La integración física y de software diferencia las microarquitecturas Fusion (APU)
  • Mejoras en el ahorro de energía, incluida la compuerta de reloj
  • Mejoras en el precargador de hardware
  • Controlador de memoria rediseñado
  • 1 MB de caché L2 por núcleo
  • Sin caché L3
  • Dos nuevos buses para que la GPU integrada acceda a la memoria (llamadas interfaces Onion y Garlic)
    • AMD Fusion Compute Link (Onion): interfaces con la memoria caché de la CPU y la memoria coherente del sistema (consulte coherencia de caché )
    • Radeon Memory Bus (Garlic): interfaz no coherente dedicada conectada directamente a la memoria

Discusiones en los medios

Nota : Estas discusiones en los medios se enumeran en orden ascendente de fecha de publicación.

  • "El director técnico de AMD habla sobre las futuras tecnologías de AMD". AnandTech. 14 de octubre de 2005.
  • "AMD describe sus objetivos futuros (en su mayoría no específicos por el momento)". TechReport. 17 de octubre de 2005. Archivado desde el original el 30 de diciembre de 2006. Consultado el 19 de agosto de 2006 .
  • "AMD tiene en la mira a Z-RAM para cachés densos". CNet News. 20 de enero de 2006.
  • "AMD otorga licencias para Z-RAM". SlashDot. 21 de enero de 2006.
  • "El procesador K8L de AMD duplicará la cantidad de unidades FPU en 2007". Geek.com. 24 de febrero de 2006. Archivado desde el original el 12 de enero de 2016. Consultado el 7 de junio de 2015 .
  • "Información preliminar sobre los chips AMD64 Rev G y H". The Inquirer. 3 de marzo de 2006. Archivado desde el original el 12 de marzo de 2006.{{cite news}}: CS1 maint: unfit URL (link)
  • "Entrevista con Henri Richard (Parte 2)". DigiTimes. 14 de marzo de 2006.
  • "AMD demuestra la descarga del coprocesador de hardware". LinuxElectrons. 20 de marzo de 2006. Archivado desde el original el 21 de octubre de 2006.
  • "Implementación de FPGA mediante HTT coherente". The Inquirer. 26 de marzo de 2006. Archivado desde el original el 12 de enero de 2016.{{cite news}}: CS1 maint: unfit URL (link)
  • "El núcleo K8L de 65 nm de AMD llegará en el primer semestre de 2007". Reg Hardware. 4 de abril de 2006. Archivado desde el original el 24 de mayo de 2007. Consultado el 19 de abril de 2007 .
  • "Actualización de AMD: Fab 36 comienza a realizar envíos y se prevé un rendimiento de 65 nm y AM2". AnandTech. 4 de abril de 2006.
  • "Fab36 se convirtió sustancialmente a 65 nm a mediados de 2007". AnandTech. 4 de abril de 2006.
  • "AMD muestra detalles del K8L". The Inquirer. 16 de mayo de 2006. Archivado desde el original el 14 de junio de 2006.{{cite news}}: CS1 maint: unfit URL (link)
  • "Avance del K8L y 4x4 de AMD". RealWorldtech. 2 de junio de 2006.
  • "Tecnologías AMD K8L y 4X4". ArsTechnica. 2 de junio de 2006.
  • "Detalles del procesador AMD Quad-Core K8L y 4x4". Pure OverClock. 3 de junio de 2006. Archivado desde el original el 9 de febrero de 2012.
  • "Socket AM2 compatible con CPU AM3". DailyTech. 6 de julio de 2006. Archivado desde el original el 8 de junio de 2007.
  • "K8L según lo previsto, lanzamiento previsto para el primer trimestre de 2007". The Inquirer. 11 de julio de 2006. Archivado desde el original el 6 de septiembre de 2007.{{cite news}}: CS1 maint: unfit URL (link)
  • "Soporte de GNU binutils para las nuevas instrucciones K10". SourceWare.org. 13 de julio de 2006.
  • "Los ejecutivos de AMD confirman que el K8L llegará a mediados de 2007". X-bit labs. 21 de julio de 2006. Archivado desde el original el 26 de noviembre de 2006.
  • "AMD hará una demostración del K8L a finales de año". moneycontrol.com. 23 de julio de 2006. Archivado desde el original el 18 de agosto de 2007.
  • "AMD presenta nuevos Opteron y promete CPU de cuatro núcleos con 68 W". tgdaily.com. 15 de agosto de 2006. Archivado desde el original el 21 de agosto de 2006.
  • "El procesador AMD Opteron de próxima generación allana el camino para los procesadores de cuatro núcleos". crn.com. 15 de agosto de 2006. Archivado desde el original el 6 de febrero de 2012. Consultado el 19 de abril de 2007 .
  • "Avance de la microarquitectura de próxima generación de AMD: de K8 a K8L". X-bit labs. 21 de agosto de 2006. Archivado desde el original el 27 de agosto de 2006.
  • "Los procesadores AMD de cuatro núcleos: toda la historia al descubierto". The Inquirer. 16 de septiembre de 2006. Archivado desde el original el 19 de mayo de 2007.{{cite news}}: CS1 maint: unfit URL (link)
  • "AMD reinventa el x86". InfoWorld. 7 de febrero de 2007. Archivado desde el original el 7 de diciembre de 2008.
  • "Dentro de Barcelona: la próxima generación de AMD". RealWorldTech. 16 de mayo de 2007.

Véase también

Referencias

  1. ^ ab "Lista de microarquitecturas de CPU AMD - LeonStudio". LeonStudio - CodeFun . 3 de agosto de 2014. Archivado desde el original el 26 de septiembre de 2020 . Consultado el 12 de septiembre de 2015 .
  2. ^ Hesseldahl, Arik (6 de julio de 2000). "Por qué los nombres en código de los chips geniales mueren". forbes.com . Consultado el 14 de julio de 2007 .
  3. ^ "Informe del Inquirer". The Inquirer . Archivado desde el original el 6 de septiembre de 2007.{{cite web}}: CS1 maint: unfit URL (link)
  4. ^ ab Valich, Theo. "AMD explica el error de denominación de K8L". The Inquirer. Archivado desde el original el 10 de febrero de 2007. Consultado el 16 de marzo de 2007 .{{cite news}}: CS1 maint: unfit URL (link)
  5. ^ Anuncio oficial de la "Tecnología de procesadores de próxima generación de AMD"
  6. ^ Entrevista en vídeo a Giuseppe Amato (director técnico de ventas y marketing de AMD para EMEA) Archivado el 12 de julio de 2009 en archive.today en febrero de 2007
  7. ^ Diapositiva de presentación del Foro de Microprocesadores 2003
  8. ^ La visión de AMD para los próximos años: entrevista con Henri Richard
  9. ^ "AMD muestra sus chips para servidores de cuatro núcleos". CNET.com. 30 de noviembre de 2006.
  10. ^ "AMD presenta Barcelona, ​​el primer Opteron de cuatro núcleos nativo auténtico". legitreviews.com. 2006-11-30.
  11. ^ "AMD espera que el procesador Quad Core Barcelona supere a Clovertown en un 40%". dailytech.com. 25 de enero de 2007. Archivado desde el original el 27 de febrero de 2007. Consultado el 19 de abril de 2007 .
  12. ^ "Prefieren 'Barcelona' en lugar de 'Cloverton'". CNET.com. 23 de enero de 2007.
  13. ^ "Informe de TGDaily". Archivado desde el original el 26 de septiembre de 2007. Consultado el 11 de mayo de 2007 .
  14. ^ "Entendiendo el error del procesador TLB de AMD". Daily Tech . Archivado el 18 de febrero de 2009 en Wayback Machine . 5 de diciembre de 2007
  15. ^ "TLB Bug – in the Past". Xbit Labs . Archivado el 9 de febrero de 2009 en Wayback Machine . 26 de marzo de 2008
  16. ^ "Actualización de AMD: Fab 36 comienza con los envíos, planificación para el proceso de 65 nm y rendimiento AM2". AnandTech. 4 de abril de 2006.
  17. ^ "La próxima generación de Star de AMD es compatible con DDR2-1066 y SSE4a". HKEPC Hardware . Consultado el 19 de marzo de 2007 .
  18. ^ Shimpi, Anand Lal. "Arquitectura de Barcelona: AMD al contraataque". AnandTech. Archivado desde el original el 19 de marzo de 2007. Consultado el 18 de marzo de 2007 .
  19. ^ Case, Loyd. "AMD revela detalles del procesador de cuatro núcleos Barcelona". Ziff Davis . Consultado el 18 de marzo de 2007 .[ enlace muerto ]
  20. ^ "Diapositivas sobre la tecnología de procesadores de próxima generación de AMD". HardOCP. 22 de agosto de 2006.
  21. ^ "Guía para desarrolladores de BIOS y kernel (BKDG) para procesadores AMD Family 10h" (PDF) . p. 24. Archivado desde el original (PDF) el 9 de junio de 2011 . Consultado el 29 de mayo de 2010 . El espacio de direcciones físicas aumentó a 48 bits.
  22. ^ "Guía del desarrollador del BIOS y del kernel (BKDG) para los procesadores AMD Family 15h Models 10h-1Fh" (PDF) . support.amd.com . Advanced Micro Devices . 4 de junio de 2013. pág. 340 . Consultado el 25 de enero de 2015 .
  23. ^ En este artículo, los prefijos convencionales para la memoria de la computadora denotan valores de base 2, donde "kilobyte" (KB) = 2 · 10 bytes.
  24. ^ abcdefghi "Lista de CPU AMD desbloqueables".
  25. ^ "Reseñas legítimas: noticias y reseñas de tecnología". 27 de junio de 2022.
  26. ^ ab "Características arquitectónicas clave del AMD Athlon II". Advanced Micro Devices . Archivado desde el original el 2 de diciembre de 2010. Consultado el 8 de julio de 2010 .
  27. ^ Athlon II: Viele neue Exemplare der neuen Einsteiger-Prozessoren von AMD
  28. ^ In arrivo nuovi Processi Athlon II da AMD Archivado el 10 de julio de 2011 en Wayback Machine .
  29. ^ "AMD Phenom II X6: Thuban the Dragon". Archivado desde el original el 16 de julio de 2014. Consultado el 29 de marzo de 2018 .
  30. ^ Theo Valich (28 de mayo de 2012). «AMD aclara los números de transistores con los procesadores FX y Fusion» . Consultado el 23 de agosto de 2013 .
  31. ^ Anand Lal Shimpi (27 de septiembre de 2012). "Revisión de AMD A10-5800K y A8-5600K: Trinity en el escritorio, parte 1" . Consultado el 23 de agosto de 2013 .
  32. ^ "AMD lanza la Serie A y las primeras CPU Athlon II X4 de 32 nm" . Consultado el 10 de noviembre de 2013 .
  33. ^ "La plataforma principal de AMD en 2009". Amd.com. Archivado desde el original el 27 de mayo de 2012. Consultado el 30 de abril de 2014 .
  34. ^ ab "Conjunto de chips AMD M880G". Amd.com . Consultado el 30 de abril de 2014 .
  35. ^ "La plataforma principal de AMD en 2010". Amd.com . Consultado el 30 de abril de 2014 .
  36. ^ "La plataforma ultradelgada AMD 2010". Amd.com. Archivado desde el original el 2012-10-31 . Consultado el 2014-04-30 .
  37. ^ David Kanter (27 de junio de 2011). «AMD Fusion Architecture and Llano». Real World Tech . Consultado el 12 de septiembre de 2015 .
  38. ^ Pierre Boudier; Graham Sellers (junio de 2011). "Sistema de memoria en las APU Fusion: los beneficios de la tecnología Zero Copy" (PDF) . Cumbre de desarrolladores de AMD Fusion.
  • Sitio web oficial de AMD
  • Introducción a los procesadores AMD de cuatro núcleos
  • DarkVision Hardware: AMD habla sobre las futuras innovaciones del K9 y K10
  • Se presentan los procesadores AMD Opteron de próxima generación con diseños OEM récord y una ruta de actualización nativa de cuatro núcleos (comunicado de prensa oficial de AMD del 15 de agosto de 2006)
  • Informe de PC Watch sobre el K10 basado en el AMD Technology Analyst Day de 2004 y 2005 (en japonés)
  • Informe de PC Watch sobre el K10 basado en diapositivas presentadas en el Foro de Microprocesadores de 2003 (en japonés)
  • "Diapositivas del Día del analista tecnológico AMD 2006: presentación oficial de la microarquitectura K10" (PDF) . Archivado desde el original el 26 de marzo de 2009.{{cite web}}: CS1 maint: bot: original URL status unknown (link) (2,17  MB )
  • Guía de optimización de software para procesadores AMD de la familia 10h y 12h
  • TechReport: AMD describe sus objetivos futuros
  • Discusiones de TweakTown (2003)
  • Laboratorios X-bit: microarquitectura AMD K10
Retrieved from "https://en.wikipedia.org/w/index.php?title=AMD_10h&oldid=1244328061"