Proceso de 65 nm

Fabricación de dispositivos semiconductores
Escalado de MOSFET ( nodos de proceso )
0,20 μm  – 1968 0 10 μm  – 1971 00 6 μm  – 1974 00 3 μm  – 1977  1,5 μm  – 1981 00 1 μm  – 1984 800 nm  – 1987 600 nm  – 1990 350 millas náuticas  – 1993 250 nm  – 1996 180 nm  – 1999 130 millas náuticas  – 2001 0,90 millas náuticas  – 2003 0,65 millas náuticas – 2005 0,45 millas náuticas  – 2007 0,32 millas náuticas  – 2009 0,28 millas náuticas  – 2010 0,22 millas náuticas  – 2012 0,14 millas náuticas  – 2014 0 10 millas náuticas  – 2016 00 7 nm  – 2018 00 5 millas náuticas  – 2020 00 3 millas náuticas  – 2022
Futuro 00 2 nm  ~ 2025
Seminodos Densidad CMOS Dispositivo ( multipuerta ) Ley de Moore Conteo de transistores Semiconductor Industria Nanoelectrónica
en a mi

El proceso de 65 nm es un nodo litográfico avanzado que se utiliza en la fabricación de semiconductores CMOS ( MOSFET ) de volumen . Los anchos de línea impresos (es decir, las longitudes de compuerta del transistor ) pueden alcanzar valores tan bajos como 25  nm en un proceso nominal de 65 nm, mientras que el paso entre dos líneas puede ser mayor que 130 nm. ^[1]

A modo de comparación , los ribosomas celulares tienen un diámetro de unos 20 nm de extremo a extremo. Un cristal de silicio a granel tiene una constante reticular de 0,543 nm, por lo que estos transistores tienen un diámetro del orden de 100 átomos . En septiembre de 2007, Intel , AMD , IBM , UMC y Chartered también producían chips de 65 nm.

Si bien los tamaños de las características pueden dibujarse a 65 nm o menos, las longitudes de onda de la luz que se utilizan para la litografía son 193 nm y 248 nm. La fabricación de características de longitud de onda inferior requiere tecnologías de imagen especiales, como la corrección de proximidad óptica y las máscaras de desplazamiento de fase . El costo de estas técnicas aumenta sustancialmente el costo de fabricación de productos semiconductores de longitud de onda inferior, y el costo aumenta exponencialmente con cada nodo de tecnología que avanza. Además, estos costos se multiplican por un número cada vez mayor de capas de máscara que deben imprimirse con el paso mínimo y la reducción del rendimiento al imprimir tantas capas en la vanguardia de la tecnología. Para los nuevos diseños de circuitos integrados, esto se tiene en cuenta en los costos de creación de prototipos y producción.

El espesor de la compuerta, otra dimensión importante, se reduce a tan solo 1,2 nm (Intel). Solo unos pocos átomos aíslan la parte del "interruptor" del transistor, lo que hace que la carga fluya a través de ella. Esta fuga no deseada es causada por el efecto túnel cuántico . La nueva química de los dieléctricos de compuerta de alto valor κ debe combinarse con las técnicas existentes, incluida la polarización del sustrato y los voltajes de umbral múltiples, para evitar que la fuga consuma energía de manera prohibitiva.

Los artículos de IEDM de Intel de 2002, 2004 y 2005 ilustran la tendencia de la industria de que los tamaños de los transistores ya no pueden escalarse junto con el resto de las dimensiones de las características (el ancho de la compuerta solo cambió de 220 nm a 210 nm al pasar de tecnologías de 90 nm a 65 nm). Sin embargo, las interconexiones (de metal y de paso de polietileno) siguen reduciéndose, lo que reduce el área del chip y el costo del mismo, además de acortar la distancia entre los transistores, lo que conduce a dispositivos de mayor rendimiento y mayor complejidad en comparación con los nodos anteriores. El proceso de 65 nm de Intel tiene una densidad de transistores de 2,08 millones de transistores por milímetro cuadrado (MTr/mm2). ^[2]

• Longitud de la puerta: 30 nm (alto rendimiento) a 50 nm (bajo consumo)
• Voltaje del núcleo: 1,0 V
• 11 capas de interconexión de Cu que utilizan sílice nanoagrupada como dieléctrico de κ ultrabajo (κ=2,25)
• Metal 1 paso: 180 nm
• Fuente/drenaje de siliciuro de níquel
• Espesor del óxido de la compuerta: 1,9 nm (n), 2,1 nm (p)

En realidad, existen dos versiones del proceso: CS200, centrada en el alto rendimiento, y CS200A, centrada en el bajo consumo.

^{[3] [4]}

• Sony/Toshiba EE + GS ( PStwo ) ^[5] - 2005
• Intel Core – 5 de enero de 2006
• Intel Pentium 4 (Cedar Mill) – 16 de enero de 2006
• Intel Pentium D serie 900 – 16 de enero de 2006
• Intel Xeon ( Sossaman ) – 14 de marzo de 2006
• Intel Celeron D (núcleos Cedar Mill) – 28/05/2006
• Intel Core 2 – 27 de julio de 2006
• Serie AMD Athlon 64 (a partir de Lima) – 20/02/2007
• Serie AMD Turion 64 X2 (a partir de Tyler): 7 de mayo de 2007
• GPU NVIDIA GeForce 8800GT – 29 de octubre de 2007
• Sony/Toshiba/IBM Cell ( PlayStation 3 ) (actualizado) – 30/10/2007
• Sun UltraSPARC T2 – 2007–2010
• Serie AMD Phenom
• El z10 de IBM
• Procesador IBM "Loki" para Xbox 360 - 2007
• Familia TI OMAP 3 ^[6] – 2008-02
• VIA Nano – 2008-05
• AMD Turion Ultra – 2008-06 ^[7]
• Loongson – 2009
• Nikon Expeed 2 – 2010
• Elbrus 4C del MCST – 2014 ^[8]
• SRISA 1890VM9Ya – 2016 ^[9]

• "Intel reducirá las fugas de Prescott en un 75% en los 65 nm". The Register. 31 de agosto de 2004. Consultado el 25 de agosto de 2007 .
• Muestra de ingeniería del núcleo Pentium M "Yonah", IDF Spring 2005, ExtremeTech
• "El silicio de 65 nanopartículas de AMD listo para su uso". The Inquirer. 2 de septiembre de 2005. Archivado desde el original el 25 de noviembre de 2005. Consultado el 25 de agosto de 2007 .{{cite news}}: CS1 maint: unfit URL (link)