Verificación física
La verificación física es un proceso mediante el cual se verifica el diseño de un circuito integrado (diseño de circuito integrado) a través de herramientas de software EDA para garantizar la funcionalidad eléctrica y lógica correctas y la viabilidad de fabricación. La verificación incluye la comprobación de las reglas de diseño (DRC), la comprobación del diseño frente al esquema (LVS), XOR (OR exclusivo), comprobaciones de antena y comprobación de las reglas eléctricas (ERC). [1]
Verificación de reglas de diseño (DRC)
El DRC verifica que el diseño cumpla con todas las restricciones impuestas por la tecnología. El DRC también verifica la densidad de capas para el pulido químico-mecánico (CMP). [1]
Diseño versus esquema (LVS)
LVS verifica la funcionalidad del diseño. A partir del diseño, se deriva una lista de conexiones y se compara con la lista de conexiones original producida a partir de la síntesis lógica o el diseño del circuito. [1]
Comprobación XOR
Esta comprobación se realiza normalmente después de un giro de metal, donde se comparan la base de datos original y la modificada. Esto se hace para confirmar que se han realizado las modificaciones deseadas y que no se han realizado modificaciones no deseadas por accidente. Este paso implica comparar las dos bases de datos de diseño/GDS mediante la operación XOR de las geometrías de diseño. Esta comprobación da como resultado una base de datos que tiene todas las geometrías que no coinciden en ambos diseños.
Comprobación de la antena
La antena es básicamente una interconexión de metal, es decir, un conductor como el polisilicio o el metal, que no está conectado eléctricamente al silicio ni a tierra, durante los pasos de procesamiento de la oblea. [1] Durante el proceso de fabricación, puede producirse una acumulación de carga en la antena durante ciertos pasos de fabricación, como el grabado de plasma, que utiliza materia altamente ionizada para grabar. Si no existe la conexión al silicio, pueden acumularse cargas en la interconexión hasta el punto en que se produce una descarga rápida y se produce un daño físico permanente en el óxido de la compuerta del transistor delgado. Este fenómeno rápido y destructivo se conoce como el efecto de antena . Los errores de antena se pueden solucionar añadiendo un pequeño diodo de antena para descargar el nodo de forma segura o dividiendo la antena enrutándola hacia arriba hasta otra capa de metal y luego hacia abajo nuevamente. [1]
La relación de antena se define como la relación entre el área física de los conductores que componen la antena y el área total de óxido de compuerta al que la antena está conectada eléctricamente.
Verificación de normas eléctricas (ERC)
ERC verifica la corrección de las conexiones de alimentación y tierra, y que los tiempos de transición de señal (slew), las cargas capacitivas y los abanicos de salida estén delimitados adecuadamente. [1] Esto podría incluir la comprobación de
- Áreas de pozo y sustrato para contactos y espaciamientos adecuados, asegurando así conexiones correctas de energía y tierra.
- Entradas no conectadas o salidas en cortocircuito.
Las puertas no deben conectarse directamente a las fuentes de alimentación; la conexión debe realizarse únicamente a través de celdas TIE de alto/bajo voltaje. Las comprobaciones de ERC se basan en suposiciones sobre las condiciones de funcionamiento normales del ASIC , por lo que pueden dar muchas advertencias falsas sobre ASIC con fuentes de alimentación múltiples o negativas. También pueden comprobar si hay estructuras susceptibles a daños por descarga electrostática (ESD).
Referencias
- ^ abcdef A. Kahng, et al.: Diseño físico VLSI: desde la partición de gráficos hasta el cierre temporal , ISBN 978-3-030-96414-6 , doi :10.1007/978-3-030-96415-3, pág. 9.
Lectura adicional
- Clein, D. (2000). Diseño de circuito integrado CMOS . Newnes. ISBN 0-7506-7194-7
- Kahng, A. et al. (2022). Diseño físico VLSI: desde la partición de gráficos hasta el cierre temporal, ISBN 978-3-030-96414-6 , doi :10.1007/978-3-030-96415-3
