Lógica NMOS
Este artículo necesita citas adicionales para su verificación . ( enero de 2024 ) |
La lógica NMOS o nMOS (de metal-óxido-semiconductor de tipo N) utiliza MOSFET de tipo n (-) ( transistores de efecto de campo de metal-óxido-semiconductor ) para implementar puertas lógicas y otros circuitos digitales . [1] [2]
Los transistores NMOS funcionan creando una capa de inversión en el cuerpo del transistor tipo p . Esta capa de inversión, llamada canal n, puede conducir electrones entre los terminales de fuente y drenaje tipo n . El canal n se crea aplicando voltaje al tercer terminal, llamado compuerta . Al igual que otros MOSFET, los transistores nMOS tienen cuatro modos de funcionamiento: corte (o subumbral), triodo, saturación (a veces llamada activa) y saturación de velocidad.
La lógica AND-by-default de NMOS puede producir fallos inusuales o un comportamiento defectuoso en los componentes NMOS, como los "códigos de operación ilegales" 6502 que no están presentes en los CMOS 6502. En algunos casos, como el chip VIC-II de Commodore , los errores presentes en la lógica del chip fueron ampliamente explotados por los programadores para efectos gráficos.
Durante muchos años, los circuitos NMOS fueron mucho más rápidos que los circuitos PMOS y CMOS comparables , que tenían que utilizar transistores de canal p mucho más lentos. También era más fácil fabricar NMOS que CMOS, ya que este último tiene que implementar transistores de canal p en pozos n especiales en el sustrato p, no propensos a daños por conflictos de bus y no tan vulnerables a daños por descarga electrostática. El principal inconveniente de NMOS (y la mayoría de las otras familias lógicas ) es que debe fluir una corriente continua a través de una puerta lógica incluso cuando la salida está en un estado estable (bajo en el caso de NMOS). Esto significa disipación de potencia estática , es decir, drenaje de potencia incluso cuando el circuito no está conmutando, lo que lleva a un alto consumo de energía.
Otra desventaja de los circuitos NMOS es su salida térmica. Debido a la necesidad de mantener un voltaje constante a través del circuito para mantener los estados de los transistores, los circuitos NMOS pueden generar una cantidad considerable de calor en funcionamiento, lo que puede reducir la confiabilidad del dispositivo. Esto fue especialmente problemático con los primeros nodos de proceso de compuerta grande en la década de 1970. Los circuitos CMOS por contraste casi no generan calor a menos que el recuento de transistores se acerque a 1 millón.
Los componentes CMOS eran relativamente poco comunes en la década de 1970 y principios de la de 1980 y normalmente se indicaban con una "C" en el número de pieza. A lo largo de la década de 1980, tanto los componentes NMOS como los CMOS se utilizaron ampliamente y, a medida que avanzaba la década, los CMOS se generalizaron. Los NMOS se preferían para los componentes que realizaban un procesamiento activo, como las CPU o los procesadores gráficos, debido a su mayor velocidad y su menor coste de fabricación, ya que eran caros en comparación con un componente pasivo, como un chip de memoria, y algunos chips, como el Motorola 68030, eran híbridos con secciones NMOS y CMOS. Los CMOS han sido casi universales en los circuitos integrados desde la década de 1990.
Además, al igual que en la lógica de diodos-transistores , la lógica de transistores-transistores , la lógica acoplada a emisores , etc., los niveles lógicos de entrada asimétricos hacen que los circuitos NMOS y PMOS sean más susceptibles al ruido que los CMOS. Estas desventajas son la razón por la que la lógica CMOS ha suplantado a la mayoría de estos tipos en la mayoría de los circuitos digitales de alta velocidad, como los microprocesadores, a pesar del hecho de que CMOS era originalmente muy lento en comparación con las puertas lógicas construidas con transistores bipolares .
Descripción general
MOS significa semiconductor de óxido metálico , lo que refleja la forma en que se construyeron originalmente los transistores MOS, predominantemente antes de la década de 1970, con puertas de metal, típicamente aluminio. Sin embargo, desde aproximadamente 1970, la mayoría de los circuitos MOS han utilizado puertas autoalineadas hechas de silicio policristalino , una tecnología desarrollada por primera vez por Federico Faggin en Fairchild Semiconductor . Estas puertas de silicio todavía se utilizan en la mayoría de los tipos de circuitos integrados basados en MOSFET , aunque las puertas de metal ( Al o Cu ) comenzaron a reaparecer a principios de la década de 2000 para ciertos tipos de circuitos de alta velocidad, como microprocesadores de alto rendimiento.
Los MOSFET son transistores de modo de mejora de tipo n , dispuestos en una denominada "red pull-down" (PDN) entre la salida de la compuerta lógica y el voltaje de suministro negativo (normalmente la tierra). Se coloca un pull-up (es decir, una "carga" que puede considerarse como una resistencia, véase más abajo) entre el voltaje de suministro positivo y cada salida de la compuerta lógica. Cualquier compuerta lógica , incluido el inversor lógico , se puede implementar diseñando una red de circuitos en paralelo y/o en serie, de modo que si la salida deseada para una determinada combinación de valores de entrada booleanos es cero (o falso ), la PDN estará activa, lo que significa que al menos un transistor está permitiendo un camino de corriente entre el suministro negativo y la salida. Esto provoca una caída de tensión sobre la carga y, por lo tanto, una tensión baja en la salida, que representa el cero.
Como ejemplo, aquí se muestra una compuerta NOR implementada en NMOS esquemático. Si la entrada A o la entrada B están en nivel alto (lógica 1, = Verdadero), el transistor MOS respectivo actúa como una resistencia muy baja entre la salida y la fuente de alimentación negativa, forzando a que la salida esté en nivel bajo (lógica 0, = Falso). Cuando tanto A como B están en nivel alto, ambos transistores son conductores, creando una ruta de resistencia aún menor a tierra. El único caso en el que la salida está en nivel alto es cuando ambos transistores están apagados, lo que ocurre solo cuando tanto A como B están en nivel bajo, satisfaciendo así la tabla de verdad de una compuerta NOR:
| A | B | A NI B |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |
Un MOSFET puede hacerse funcionar como una resistencia, por lo que todo el circuito puede realizarse solo con MOSFET de canal n. Los circuitos NMOS son lentos en la transición de bajo a alto. Al hacer la transición de alto a bajo, los transistores proporcionan una resistencia baja y la carga capacitiva en la salida se agota muy rápidamente (similar a la descarga de un condensador a través de una resistencia de valor muy bajo). Pero la resistencia entre la salida y el riel de alimentación positivo es mucho mayor, por lo que la transición de bajo a alto lleva más tiempo (similar a cargar un condensador a través de una resistencia de valor alto). El uso de una resistencia de valor inferior acelerará el proceso, pero también aumentará la disipación de potencia estática. Sin embargo, una forma mejor (y la más común) de hacer que las puertas sean más rápidas es usar transistores de modo de agotamiento en lugar de transistores de modo de mejora como cargas. Esto se llama lógica NMOS de carga de agotamiento .
Referencias
- ^ "5.4 Puertas lógicas NMOS y PMOS - Introducción a los sistemas digitales: modelado, síntesis y simulación utilizando VHDL [Libro]". www.oreilly.com .
- ^ Kong, Lingan; Chen, Yang; Liu, Yuan (junio de 2021). "Progresos recientes de las funciones lógicas NMOS y CMOS basadas en semiconductores bidimensionales". Nano Research . 14 (6): 1768–1783. doi :10.1007/s12274-020-2958-7.
Enlaces externos
