RAM magnetorresistiva

La memoria de acceso aleatorio magnetorresistiva ( MRAM ) es un tipo de memoria de acceso aleatorio no volátil que almacena datos en dominios magnéticos . ^[1] Desarrollada a mediados de la década de 1980, los defensores han argumentado que la RAM magnetorresistiva eventualmente superará las tecnologías competitivas para convertirse en una memoria dominante o incluso universal . ^[2] Actualmente, las tecnologías de memoria en uso, como la RAM flash y la DRAM, tienen ventajas prácticas que hasta ahora han mantenido a la MRAM en un papel de nicho en el mercado.

A diferencia de las tecnologías de chips de RAM convencionales , los datos en MRAM no se almacenan como carga eléctrica o flujos de corriente, sino mediante elementos de almacenamiento magnéticos . Los elementos están formados por dos placas ferromagnéticas , cada una de las cuales puede contener una magnetización, separadas por una fina capa aislante. Una de las dos placas es un imán permanente ajustado a una polaridad particular; la magnetización de la otra placa se puede cambiar para que coincida con la de un campo externo para almacenar la memoria. Esta configuración se conoce como unión de túnel magnético (MTJ) y es la estructura más simple para un bit de MRAM . Un dispositivo de memoria se construye a partir de una red de tales "celdas".

El método más simple de lectura se logra midiendo la resistencia eléctrica de la celda. Una celda en particular se selecciona (normalmente) alimentando un transistor asociado que conmuta la corriente desde una línea de suministro a través de la celda hasta tierra. Debido a la magnetorresistencia de túnel , la resistencia eléctrica de la celda cambia con la orientación relativa de la magnetización en las dos placas. Al medir la corriente resultante, se puede determinar la resistencia dentro de cualquier celda en particular y, a partir de esto, la polaridad de magnetización de la placa escribible. Normalmente, si las dos placas tienen la misma alineación de magnetización (estado de baja resistencia), esto se considera que significa "1", mientras que si la alineación es antiparalela, la resistencia será mayor (estado de alta resistencia) y esto significa "0".

Los datos se escriben en las celdas mediante distintos medios. En el diseño "clásico" más simple, cada celda se encuentra entre un par de líneas de escritura dispuestas en ángulos rectos entre sí, paralelas a la celda, una por encima y otra por debajo de ella. Cuando pasa corriente a través de ellas, se crea un campo magnético inducido en la unión, que la placa escribible capta. Este patrón de funcionamiento es similar al de la memoria de núcleo magnético , un sistema que se utilizaba habitualmente en la década de 1960.

Sin embargo, debido a las variaciones de proceso y material, una matriz de celdas de memoria tiene una distribución de campos de conmutación con una desviación σ. Por lo tanto, para programar todos los bits en una matriz grande con la misma corriente, el campo aplicado debe ser mayor que el campo de conmutación "seleccionado" medio en más de 6σ. Además, el campo aplicado debe mantenerse por debajo de un valor máximo. Por lo tanto, esta MRAM "convencional" debe mantener estas dos distribuciones bien separadas. Como resultado, hay una ventana operativa estrecha para los campos de programación; y solo dentro de esta ventana, todos los bits pueden programarse sin errores o perturbaciones. En 2005, se aplicó una "conmutación Savtchenko" que se basa en el comportamiento único de una capa libre de antiferromagnético sintético (SAF) para resolver este problema. ^[4] La capa SAF está formada por dos capas ferromagnéticas separadas por una capa espaciadora de acoplamiento no magnético. Para un antiferromagnético sintético que tiene cierta anisotropía neta Hk en cada capa, existe un campo crítico de espín inestable Hsw en el que las dos magnetizaciones de capa antiparalelas rotarán (floparán) para ser ortogonales al campo aplicado H con cada capa tijereteándose ligeramente en la dirección de H . Por lo tanto, si solo se aplica una corriente de línea única (bits seleccionados a la mitad), el ángulo de campo de 45° no puede cambiar el estado. Por debajo de la transición de alternancia, no hay perturbaciones hasta los campos más altos.

Sin embargo, este enfoque aún requiere una corriente bastante sustancial para generar el campo, lo que lo hace menos interesante para usos de bajo consumo, una de las principales desventajas de MRAM. Además, a medida que se reduce el tamaño del dispositivo, llega un momento en que el campo inducido se superpone a las celdas adyacentes en un área pequeña, lo que genera posibles escrituras falsas. Este problema, el problema de la selección a medias (o alteración de la escritura), parece establecer un tamaño mínimo bastante grande para este tipo de celda. Una solución experimental a este problema fue utilizar dominios circulares escritos y leídos utilizando el efecto magnetorresistivo gigante , pero parece que esta línea de investigación ya no está activa.

Una técnica más nueva, el torque de transferencia de espín (STT) o conmutación de transferencia de espín , utiliza electrones alineados con el espín ("polarizados") para torcer directamente los dominios. Específicamente, si los electrones que fluyen hacia una capa tienen que cambiar su espín, esto desarrollará un torque que se transferirá a la capa cercana. Esto reduce la cantidad de corriente necesaria para escribir las celdas, haciéndolo aproximadamente igual al proceso de lectura. ^{[ cita requerida ]} Existen preocupaciones de que el tipo "clásico" de celda MRAM tendrá dificultades en altas densidades debido a la cantidad de corriente necesaria durante las escrituras, un problema que STT evita. Por esta razón, los defensores de STT esperan que la técnica se use para dispositivos de 65 nm y más pequeños. ^[5] La desventaja es la necesidad de mantener la coherencia de espín. En general, el STT requiere mucha menos corriente de escritura que la MRAM convencional o de conmutación. La investigación en este campo indica que la corriente STT se puede reducir hasta 50 veces utilizando una nueva estructura compuesta. ^[6] Sin embargo, la operación a mayor velocidad aún requiere mayor corriente. ^[7]

Otras posibles disposiciones incluyen la "MRAM de transporte vertical" (VMRAM), que utiliza corriente a través de una columna vertical para cambiar la orientación magnética, una disposición geométrica que reduce el problema de perturbación de escritura y, por lo tanto, puede utilizarse a mayor densidad. ^[8]

Un artículo de revisión ^[9] proporciona detalles de los materiales y los desafíos asociados con la MRAM en la geometría perpendicular. Los autores describen un nuevo término llamado "Pentalemma", que representa un conflicto en cinco requisitos diferentes, como la corriente de escritura, la estabilidad de los bits, la legibilidad, la velocidad de lectura/escritura y la integración del proceso con CMOS. Se discute la selección de materiales y el diseño de MRAM para cumplir con esos requisitos.

El principal factor determinante del coste de un sistema de memoria es la densidad de los componentes que lo componen. Cuanto más pequeños sean los componentes y menos cantidad haya, más "celdas" se pueden colocar en un solo chip, lo que a su vez significa que se puede producir más a la vez a partir de una sola oblea de silicio. Esto mejora el rendimiento, que está directamente relacionado con el coste.

La memoria DRAM utiliza un pequeño condensador como elemento de memoria, cables para transportar la corriente hacia y desde él y un transistor para controlarlo (lo que se denomina celda "1T1C"). Esto hace que la memoria DRAM sea la RAM de mayor densidad disponible en la actualidad y, por lo tanto, la más económica, por lo que se utiliza para la mayoría de las memorias RAM que se encuentran en las computadoras.

La MRAM es físicamente similar a la DRAM en su composición y, a menudo, requiere un transistor para la operación de escritura (aunque no es estrictamente necesario). El aumento de la densidad de los transistores conduce necesariamente a una menor corriente disponible, lo que podría limitar el rendimiento de la MRAM en nodos avanzados.

Dado que los condensadores utilizados en la memoria DRAM pierden su carga con el tiempo, los conjuntos de memoria que utilizan DRAM deben refrescar todas las celdas de sus chips varias veces por segundo, leyendo cada una de ellas y reescribiendo su contenido. A medida que las celdas de la DRAM disminuyen de tamaño, es necesario refrescarlas con mayor frecuencia, lo que da como resultado un mayor consumo de energía.

Por el contrario, la MRAM nunca necesita una actualización. Esto significa que no solo conserva su memoria cuando se apaga la memoria, sino que además no hay un consumo de energía constante. Si bien el proceso de lectura en teoría requiere más energía que el mismo proceso en una DRAM, en la práctica la diferencia parece ser muy cercana a cero. Sin embargo, el proceso de escritura requiere más energía para superar el campo existente almacenado en la unión, que varía de tres a ocho veces la energía requerida durante la lectura. ^{[10] [11]} Aunque la cantidad exacta de ahorro de energía depende de la naturaleza del trabajo (una escritura más frecuente requerirá más energía), en general, los defensores de la MRAM esperan un consumo de energía mucho menor (hasta un 99% menos) en comparación con la DRAM. Las MRAM basadas en STT eliminan la diferencia entre lectura y escritura, lo que reduce aún más los requisitos de energía.

También vale la pena comparar la MRAM con otro sistema de memoria común: la RAM flash . Al igual que la MRAM, la flash no pierde su memoria cuando se corta la energía, lo que la hace muy común en aplicaciones que requieren almacenamiento persistente. Cuando se utilizan para leer, la flash y la MRAM son muy similares en cuanto a los requisitos de energía. Sin embargo, la flash se reescribe utilizando un gran pulso de voltaje (alrededor de 10 V) que se almacena a lo largo del tiempo en una bomba de carga , lo que consume mucha energía y tiempo. Además, el pulso de corriente degrada físicamente las celdas de la flash, lo que significa que solo se puede escribir en la flash un número finito de veces antes de que deba reemplazarse.

En cambio, la memoria MRAM requiere apenas un poco más de energía para escribir que para leer y no cambia el voltaje, lo que elimina la necesidad de una bomba de carga. Esto permite un funcionamiento mucho más rápido, un menor consumo de energía y una vida útil indefinidamente larga.

A menudo se promociona la MRAM como una memoria no volátil. Sin embargo, la actual MRAM de alta capacidad, la memoria de par de transferencia de espín, proporciona una retención mejorada a costa de un mayor consumo de energía, es decir , una mayor corriente de escritura. En particular, la corriente de escritura crítica (mínima) es directamente proporcional al factor de estabilidad térmica Δ. ^[12] La retención es a su vez proporcional a exp(Δ). La retención, por lo tanto, se degrada exponencialmente con una corriente de escritura reducida.

El rendimiento de la memoria dinámica de acceso aleatorio (DRAM) está limitado por la velocidad a la que se puede agotar (para leer) o almacenar (para escribir) la carga almacenada en las celdas. El funcionamiento de la MRAM se basa en la medición de voltajes en lugar de cargas o corrientes, por lo que se necesita menos "tiempo de asentamiento". Los investigadores de IBM han demostrado dispositivos MRAM con tiempos de acceso del orden de 2 ns, algo mejor que incluso las DRAM más avanzadas construidas sobre procesos mucho más nuevos. ^[13] Un equipo de la Physikalisch-Technische Bundesanstalt alemana ha demostrado dispositivos MRAM con tiempos de asentamiento de 1 ns, mejores que los límites teóricos actualmente aceptados para la DRAM, aunque la demostración se realizó con una sola celda. ^[14] Las diferencias en comparación con la memoria flash son mucho más significativas, con velocidades de escritura hasta miles de veces más rápidas. Sin embargo, estas comparaciones de velocidad no son para corrientes equivalentes. La memoria de alta densidad requiere transistores pequeños con corriente reducida, especialmente cuando se construye para una fuga baja en modo de espera. En tales condiciones, no es tan fácil alcanzar tiempos de escritura inferiores a 30 ns. En particular, para cumplir con la estabilidad de reflujo de soldadura de 260 °C durante 90 segundos, se han requerido pulsos de 250 ns. ^[15] Esto está relacionado con el requisito de estabilidad térmica elevada que aumenta la tasa de error de bits de escritura. Para evitar la ruptura por una corriente más alta, se necesitan pulsos más largos.

En el caso de la MRAM STT perpendicular, el tiempo de conmutación está determinado en gran medida por la estabilidad térmica Δ y la corriente de escritura. ^[16] Un Δ mayor (mejor para la retención de datos) requeriría una corriente de escritura mayor o un pulso más largo. Una combinación de alta velocidad y retención adecuada solo es posible con una corriente de escritura suficientemente alta.

La única tecnología de memoria actual que compite fácilmente con la MRAM en términos de rendimiento a una densidad comparable es la memoria estática de acceso aleatorio (SRAM). La SRAM consiste en una serie de transistores dispuestos en un flip-flop , que mantendrá uno de dos estados mientras se aplique energía. Dado que los transistores tienen un requerimiento de energía muy bajo, su tiempo de conmutación es muy bajo. Sin embargo, dado que una celda SRAM consta de varios transistores, normalmente cuatro o seis, su densidad es mucho menor que la DRAM. Esto la hace cara, por lo que se utiliza solo para pequeñas cantidades de memoria de alto rendimiento, en particular la caché de la CPU en casi todos los diseños de unidades centrales de procesamiento modernos .

Aunque la MRAM no es tan rápida como la SRAM, se acerca lo suficiente como para resultar interesante incluso en esta función. Dada su densidad mucho mayor, un diseñador de CPU puede inclinarse por utilizar la MRAM para ofrecer una memoria caché mucho más grande pero algo más lenta, en lugar de una más pequeña pero más rápida. Queda por ver cómo se desarrollará esta compensación en el futuro.

La resistencia de la MRAM se ve afectada por la corriente de escritura, al igual que la retención y la velocidad, así como por la corriente de lectura. Cuando la corriente de escritura es lo suficientemente grande para la velocidad y la retención, se debe considerar la probabilidad de ruptura de la MTJ. ^[17] Si la relación corriente de lectura/corriente de escritura no es lo suficientemente pequeña, la perturbación de lectura se vuelve más probable, es decir, se produce un error de lectura durante uno de los muchos ciclos de conmutación. La tasa de error de perturbación de lectura se da por

${\displaystyle 1-\exp \left(-{\frac {t_{read}}{\tau \exp(\Delta (1-I_{read}/I_{crit})}}\right)}$,

donde τ es el tiempo de relajación (1 ns) e I _crit es la corriente crítica de escritura. ^[18] Una mayor resistencia requiere un valor suficientemente bajo . Sin embargo, un valor de I _read más bajo también reduce la velocidad de lectura. ^[19]${\displaystyle I_{read}/I_{crit}}$

La resistencia está limitada principalmente por la posible ruptura de la fina capa de MgO. ^{[20] [21]}

La memoria MRAM tiene un rendimiento similar a la SRAM, gracias al uso de suficiente corriente de escritura. Sin embargo, esta dependencia de la corriente de escritura también hace que sea un desafío competir con la mayor densidad comparable a la de las memorias DRAM y Flash convencionales. No obstante, existen algunas oportunidades para la MRAM en las que no es necesario maximizar la densidad. Desde un punto de vista de física fundamental, el enfoque de par de transferencia de espín para la MRAM está ligado a un "rectángulo de la muerte" formado por los requisitos de retención, resistencia, velocidad y potencia, como se explicó anteriormente.

Si bien el equilibrio entre potencia y velocidad es universal para los dispositivos electrónicos, el equilibrio entre resistencia y retención a corrientes elevadas y la degradación de ambas a valores bajos de Δ es problemático. La resistencia está limitada en gran medida a 10 ⁸ ciclos. ^[22]

Los ciclos de escritura limitados de la memoria Flash y la EEPROM son un problema grave para cualquier función real similar a la RAM. Además, la alta potencia necesaria para escribir en las celdas es un problema en los nodos de bajo consumo, donde a menudo se utiliza RAM no volátil. La potencia también necesita tiempo para "acumularse" en un dispositivo conocido como bomba de carga , lo que hace que la escritura sea drásticamente más lenta que la lectura, a menudo tan solo 1/1000 de la velocidad. Si bien la MRAM ciertamente fue diseñada para abordar algunos de estos problemas, hay varios otros dispositivos de memoria nuevos en producción o se han propuesto para abordar estas deficiencias.

Hasta la fecha, el único sistema similar que ha entrado en producción generalizada es la RAM ferroeléctrica , o F-RAM (a veces denominada FeRAM).

También están despertando un renovado interés las memorias de óxido de silicio-nitruro-óxido-silicio ( SONOS ) y ReRAM . 3D XPoint también ha estado en desarrollo, pero se sabe que tiene un presupuesto de energía mayor que la DRAM. ^[23]

This section is in list format but may read better as prose. You can help by converting this section, if appropriate. Editing help is available. (March 2019)

• 1955: La memoria de núcleo magnético tenía el mismo principio de lectura y escritura que la MRAM
• 1984 — Arthur V. Pohm y James M. Daughton, mientras trabajaban para Honeywell , desarrollaron los primeros dispositivos de memoria de magnetorresistencia. ^{[24] [25]}
• 1988 — Los científicos europeos ( Albert Fert y Peter Grünberg ) descubrieron el « efecto magnetorresistivo gigante » en estructuras de película delgada. ^[26]
• 1989 — Pohm y Daughton dejaron Honeywell para formar Nonvolatile Electronics, Inc. (posteriormente rebautizada como NVE Corp.) y sublicenciar la tecnología MRAM que habían creado. ^[24]
• 1995: Motorola (que luego se convertiría en Freescale Semiconductor y, posteriormente, en NXP Semiconductors ) inicia el trabajo en el desarrollo de MRAM.
• 1996 — Se propone la transferencia de par de giro ^{[27] [28]}
• 1997: Sony publicó la primera solicitud de patente japonesa para SPINOR (RAM de lectura/escritura ortogonal no volátil con inyección polarizada de espín), un precursor de la RAM STT. ^[29]
• 1998: Motorola desarrolla  un chip de prueba MRAM de 256 Kb. ^[30]
• 2000: IBM e Infineon establecieron un programa conjunto de desarrollo de MRAM.
• 2000: Primera patente de transferencia de torque de espín del laboratorio Spintec.
• 2002
  • NVE anuncia intercambio de tecnología con Cypress Semiconductor.
  • Patente de palanca concedida a Motorola ^[31]
• 2003: se introdujo un chip MRAM de 128 kbit, fabricado con un proceso litográfico de 180 nm.
• 2004
  • Junio: Infineon presentó un prototipo de 16 Mbit, fabricado con un proceso litográfico de 180 nm
  • Septiembre: MRAM se convierte en una oferta de productos estándar en Freescale.
  • Octubre: Los desarrolladores taiwaneses de MRAM presentan piezas de 1 Mbit en TSMC .
  • Octubre: Micron abandona la MRAM y considera otras memorias.
  • Diciembre: TSMC, NEC y Toshiba describen nuevas células MRAM.
  • Diciembre: Renesas Technology promueve una tecnología MRAM de alto rendimiento y alta confiabilidad.
  • Primera observación del laboratorio Spintech sobre conmutación asistida térmicamente (TAS) como enfoque MRAM.
  • Se funda Crocus Technology , una empresa desarrolladora de MRAM de segunda generación
• 2005
  • Enero: Cypress Semiconductor toma muestras de MRAM mediante NVE IP.
  • Marzo — Cypress venderá subsidiaria de MRAM.
  • Junio: Honeywell publica una hoja de datos para una MRAM de 1 Mbit con capacidad de rad mediante un proceso litográfico de 150 nm.
  • Agosto — Registro MRAM: la celda de memoria funciona a 2 GHz.
  • Noviembre: Renesas Technology y Grandis colaboran en el desarrollo de MRAM de 65 nm empleando transferencia de par de espín (STT).
  • Noviembre: NVE recibe una subvención SBIR para investigar la memoria criptográfica sensible a la manipulación. ^[32]
  • Diciembre: Sony anunció Spin-RAM, la primera memoria MRAM con transferencia de par de espín producida en laboratorio, que utiliza una corriente polarizada por espín a través de la capa de magnetorresistencia de tunelización para escribir datos. Este método consume menos energía y es más escalable que la MRAM convencional. Con más avances en los materiales, este proceso debería permitir densidades más altas que las posibles en la DRAM.
  • Diciembre: Freescale Semiconductor Inc. demuestra una MRAM que utiliza óxido de magnesio, en lugar de óxido de aluminio, lo que permite una barrera de túnel aislante más delgada y una resistencia de bit mejorada durante el ciclo de escritura, reduciendo así la corriente de escritura requerida.
  • El laboratorio Spintec otorga a Crocus Technology licencia exclusiva sobre sus patentes.
• 2006
  • Febrero: Toshiba y NEC anunciaron un chip MRAM de 16 Mbit con un nuevo diseño de "bifurcación de potencia". Alcanza una tasa de transferencia de 200 Mbit/s, con un tiempo de ciclo de 34 ns, el mejor rendimiento de cualquier chip MRAM. También cuenta con el tamaño físico más pequeño de su clase (78,5 milímetros cuadrados) y el requisito de bajo voltaje de 1,8 voltios. ^[33]
  • Julio — El 10 de julio, Austin, Texas — Freescale Semiconductor comienza a comercializar un chip MRAM de 4 Mbit, que se vende a aproximadamente 25,00 dólares por chip. ^{[34] [35]}
• 2007
  • La I+D avanza hacia la RAM de par de transferencia de espín (SPRAM)
  • Febrero: la Universidad de Tohoku y Hitachi desarrollaron un prototipo de chip RAM no volátil de 2 Mbit que emplea conmutación de par por transferencia de espín. ^[36]
  • Agosto — "IBM y TDK se asocian para investigar la memoria magnética mediante conmutación de par por transferencia de espín" IBM y TDK reducirán el costo y aumentarán el rendimiento de la MRAM con la esperanza de lanzar un producto al mercado. ^[37]
  • Noviembre: Toshiba aplicó y demostró el dispositivo de conmutación de par de transferencia de espín con anisotropía magnética perpendicular MTJ. ^[38]
  • Noviembre: NEC desarrolla la MRAM compatible con SRAM más rápida del mundo con una velocidad de operación de 250 MHz. ^[39]
• 2008
  • El satélite japonés SpriteSat utilizará MRAM de Freescale para reemplazar los componentes SRAM y FLASH ^[40]
  • Junio: Samsung y Hynix se asocian para el desarrollo de STT-MRAM ^[41]
  • Junio: Freescale escinde las operaciones de MRAM y crea la nueva empresa Everspin ^{[42] [43]}
  • Agosto — Científicos en Alemania han desarrollado una MRAM de próxima generación que se dice que opera tan rápido como lo permiten los límites de rendimiento fundamentales, con ciclos de escritura inferiores a 1 nanosegundo.
  • Noviembre: Everspin anuncia paquetes BGA y una familia de productos de 256 Kb a 4 Mb ^[44]
• 2009
  • Junio: Hitachi y la Universidad de Tohoku demostraron una RAM de par de transferencia de espín (SPRAM) de 32 Mbit. ^[45]
  • Junio: Crocus Technology y Tower Semiconductor anuncian un acuerdo para trasladar la tecnología de proceso MRAM de Crocus al entorno de fabricación de Tower ^[46]
  • Noviembre: Everspin lanza la familia de productos SPI MRAM ^[47] y envía las primeras muestras de MRAM integradas
• 2010
  • Abril: Everspin lanza una densidad de 16 Mb ^{[48] [49]}
  • Junio: Hitachi y Tohoku Univ anuncian SPRAM multinivel ^[50]
• 2011
  • Marzo: PTB, Alemania, anuncia un ciclo de escritura por debajo de los 500 ps (2 Gbit/s) ^[51]
• 2012
  • Noviembre: Chandler, Arizona, EE. UU., Everspin presenta una ST-MRAM de 64 Mb en un proceso de 90 nm . ^{[52] [53]}
  • Diciembre: Un equipo de la Universidad de California en Los Ángeles presenta una MRAM controlada por voltaje en la Reunión Internacional de Dispositivos Electrónicos del IEEE . ^[54]
• 2013
  • Noviembre: Buffalo Technology y Everspin anuncian un nuevo SSD SATA III industrial que incorpora Spin-Torque MRAM (ST-MRAM) de Everspin como memoria caché. ^[55]
• 2014
  • Enero: Los investigadores anuncian la capacidad de controlar las propiedades magnéticas de las nanopartículas antiferromagnéticas de núcleo/capa utilizando únicamente cambios de temperatura y campo magnético. ^[56]
  • Octubre: Everspin se asocia con GlobalFoundries para producir ST-MRAM en obleas de 300 mm. ^[57]
• 2016
  • Abril: El jefe de semiconductores de Samsung, Kim Ki-nam, afirma que Samsung está desarrollando una tecnología MRAM que "estará lista pronto". ^[58]
  • Julio: IBM y Samsung informan sobre un dispositivo MRAM capaz de escalar hasta 11 nm con una corriente de conmutación de 7,5 microamperios a 10 ns. ^[59]
  • Agosto: Everspin anunció que estaba enviando muestras de la primera ST-MRAM de 256 Mb de la industria a sus clientes. ^[60]
  • Octubre: Avalanche Technology se asocia con Sony Semiconductor Manufacturing para fabricar STT-MRAM en obleas de 300 mm, basándose en "una variedad de nodos de fabricación". ^[61]
  • Diciembre: Inston y Toshiba presentan de forma independiente resultados sobre MRAM controlada por voltaje en la Reunión Internacional de Dispositivos Electrónicos . ^[62]
• 2019
  • Enero: Everspin comienza a enviar muestras de chips STT-MRAM de 28 nm y 1 Gb. ^[63]
  • Marzo: Samsung comienza la producción comercial de su primera STT-MRAM integrada basada en un proceso de 28 nm. ^[64]
  • Mayo: Avalanche se asocia con United Microelectronics Corporation para desarrollar y producir conjuntamente MRAM integrada basada en el proceso de fabricación CMOS de 28 nm de esta última. ^[65]
• 2020
  • Diciembre: IBM anuncia un nodo MRAM de 14 nm. ^[66]
• 2021
  • Mayo: TSMC reveló una hoja de ruta para el desarrollo de la tecnología eMRAM en el nodo de 12/14 nm como una oferta para reemplazar eFLASH. ^[67]
  • Noviembre: el Instituto de Investigación de Semiconductores de Taiwán anunció el desarrollo de un dispositivo SOT-MRAM. ^[68]

Las posibles aplicaciones prácticas de la MRAM incluyen prácticamente todos los dispositivos que tienen algún tipo de memoria en su interior, como sistemas aeroespaciales y militares, cámaras digitales , portátiles , tarjetas inteligentes , teléfonos móviles , estaciones base celulares, ordenadores personales , reemplazo de SRAM respaldado por batería , memorias especializadas de registro de datos ( soluciones de caja negra ), reproductores multimedia y lectores de libros, etc.

• Sbiaa, R.; Meng, H.; Piramanayagam, SN (2011). "Materiales con anisotropía magnética perpendicular para memoria de acceso aleatorio magnética". Physica Status Solidi RRL . 5 (12): 413. Bibcode :2011PSSRR...5..413S. doi : 10.1002/pssr.201105420 . S2CID  98626346.
• Butner, Richard (2001). "MRAM". Investigación de IBM .
• Akerman, J. (2005). "FÍSICA APLICADA: Hacia una memoria universal". Science . 308 (5721): 508–510. doi :10.1126/science.1110549. PMID  15845842. S2CID  60577959.
• Allwood, DA; Xiong, G.; Faulkner, CC; Atkinson, D.; Petit, D.; Cowburn, RP (2005). "Lógica de pared de dominio magnético". Science . 309 (5741): 1688–92. Bibcode :2005Sci...309.1688A. doi :10.1126/science.1108813. PMID  16151002. S2CID  23385116.
• Artículo de Wired News de febrero de 2006 Archivado el 21 de agosto de 2008 en Wayback Machine
• Nota de prensa de NEC de febrero de 2006
• Artículo de noticias de la BBC de julio de 2006
• Freescale MRAM: un análisis en profundidad de agosto de 2006
• MRAM: el nacimiento de la supermemoria: un artículo y una entrevista con Freescale sobre su tecnología MRAM
• Subprograma de par de espín: un subprograma que ilustra los principios subyacentes a la transferencia de par de espín en MRAM
• Nuevo récord de velocidad para las memorias magnéticas – Artículo de El Futuro de las Cosas
• Bhatti, Sabpreet; Sbiaa, Rachid; Hirohata, Atsufumi; Oh no, Hideo; Fukami, Shunsuke; Piramanayagam, SN (2017). "Memoria de acceso aleatorio basada en espintrónica: una revisión". Materiales hoy . 20 (9): 530–548. doi : 10.1016/j.mattod.2017.07.007 . hdl : 10356/146755 .