Lógica acoplada al emisor
Familia lógica de circuitos integrados

Diagrama de circuito básico de compuerta Motorola ECL 10,000 de 1972. [1] Nótese los emisores Q5 y ​​Q6 acoplados a la salida.

En electrónica, la lógica acoplada al emisor ( ECL ) es una familia de lógica de transistores bipolares de circuitos integrados de alta velocidad . La ECL utiliza un amplificador diferencial de transistores de unión bipolar (BJT) sobrealimentado con entrada de un solo extremo y corriente de emisor limitada para evitar la región de operación saturada (completamente encendida) y el comportamiento de apagado lento resultante. [2] Como la corriente se dirige entre dos patas de un par acoplado al emisor, la ECL a veces se denomina lógica de dirección de corriente (CSL), [3] lógica de modo de corriente (CML) [4] o lógica de seguidor de emisor con interruptor de corriente (CSEF). [5]

En ECL, los transistores nunca están en saturación, los voltajes de entrada y salida tienen una pequeña oscilación (0,8 V), la impedancia de entrada es alta y la impedancia de salida es baja. Como resultado, los transistores cambian de estado rápidamente, los retrasos de compuerta son bajos y la capacidad de distribución en abanico es alta. [6] Además, el consumo de corriente esencialmente constante de los amplificadores diferenciales minimiza los retrasos y las fallas debido a la inductancia y capacitancia de la línea de alimentación, y las salidas complementarias disminuyen el tiempo de propagación de todo el circuito al reducir el número de inversores.

La principal desventaja de ECL es que cada puerta consume corriente continuamente, lo que significa que requiere (y disipa) significativamente más energía que las de otras familias lógicas, especialmente cuando está en reposo.

El equivalente de la lógica acoplada al emisor hecha con FET se llama lógica acoplada a la fuente (SCFL). [7]

Una variación de ECL en la que todas las rutas de señal y las entradas de compuerta son diferenciales se conoce como lógica de conmutación de corriente diferencial (DCS). [8]

Historia

El cambio de corriente de Yourke (alrededor de 1955) [9]

El ECL fue inventado en agosto de 1956 en IBM por Hannon S. Yourke. [10] [11] Originalmente llamado lógica de dirección de corriente , se utilizó en las computadoras Stretch , IBM 7090 e IBM 7094. [9] La lógica también se llamó circuito de modo de corriente. [12] También se utilizó para hacer los circuitos de tecnología de lógica sólida avanzada (ASLT) de IBM en el IBM 360/91. [13] [14] [15]

El conmutador de corriente de Yourke era un amplificador diferencial cuyos niveles lógicos de entrada eran diferentes de los niveles lógicos de salida. "Sin embargo, en el funcionamiento en modo de corriente, la señal de salida consta de niveles de tensión que varían en torno a un nivel de referencia diferente del nivel de referencia de entrada". [16] En el diseño de Yourke, los dos niveles de referencia lógicos diferían en 3 voltios. En consecuencia, se utilizaron dos versiones complementarias: una versión NPN y una versión PNP. La salida NPN podía controlar las entradas PNP y viceversa. "Las desventajas son que se necesitan más tensiones de alimentación diferentes y se requieren transistores tanto pnp como npn". [9]

En lugar de alternar etapas NPN y PNP, otro método de acoplamiento empleaba diodos Zener y resistencias para cambiar los niveles lógicos de salida para que fueran los mismos que los niveles lógicos de entrada. [17]

A principios de la década de 1960, los circuitos ECL se implementaron en circuitos integrados monolíticos y consistían en una etapa de entrada de amplificador diferencial para realizar la lógica y seguida de una etapa de seguidor de emisor para controlar las salidas y cambiar los voltajes de salida para que sean compatibles con las entradas. Las etapas de salida de seguidor de emisor también se pueden usar para realizar lógica cableada o no .

Motorola presentó su primera línea de circuitos integrados monolíticos digitales, MECL I, en 1962. [18] Motorola desarrolló varias series mejoradas, con MECL II en 1966, MECL III en 1968 con un tiempo de propagación de compuerta de 1 nanosegundo y velocidades de conmutación de flip-flop de 300 MHz, y la serie 10,000 (con menor consumo de energía y velocidades de borde controladas) en 1971. [19] La familia MECL 10H se introdujo en 1981. [20] Fairchild introdujo la familia F100K. [ ¿cuando? ]

La familia ECLinPS ("ECL en picosegundos") se introdujo en 1987. [21] ECLinPS tiene un retardo de puerta única de 500 ps y una frecuencia de conmutación de flip-flop de 1,1 GHz. [22] Las piezas de la familia ECLinPS están disponibles en múltiples fuentes, incluidas Arizona Microtek, Micrel, National Semiconductor y ON Semiconductor. [23]

El alto consumo de energía de ECL significó que se ha utilizado principalmente cuando la alta velocidad es un requisito vital. Las computadoras mainframe de alta gama más antiguas, como los miembros Enterprise System/9000 de la familia de computadoras ESA/390 de IBM , usaban ECL, [24] al igual que el Cray-1 ; [25] y las mainframes Amdahl de primera generación . (Las mainframes IBM actuales usan CMOS . [26] ) A partir de 1975, los procesadores de mayor rendimiento de Digital Equipment Corporation se basaron en CPU ECL de múltiples chips, desde el ECL KL10 hasta el ECL VAX 8000 y finalmente el VAX 9000. En 1991, se lanzó el CMOS NVAX , que ofrecía un rendimiento comparable al VAX 9000 a pesar de costar 25 veces menos y consumir considerablemente menos energía. [27] Las computadoras MIPS R6000 también usaban ECL. Algunos de estos diseños de computadoras usaban matrices de puertas ECL .

Implementación

La imagen representa un diagrama de circuito ECL típico basado en el MECL de Motorola. En este esquema, el transistor T5′ representa el transistor de salida de una compuerta ECL anterior que proporciona una señal lógica al transistor de entrada T1 de una compuerta OR/NOR cuya otra entrada está en T2 y tiene salidas Y e Y . Las imágenes adicionales ilustran el funcionamiento del circuito visualizando el alivio de voltaje y la topología de corriente a bajo voltaje de entrada ("0" lógico), durante la transición y a alto voltaje de entrada ("1" lógico).

El ECL se basa en un par acoplado al emisor ( de cola larga ), sombreado en rojo en la figura de la derecha. La mitad izquierda del par (sombreada en amarillo) consta de dos transistores de entrada conectados en paralelo T1 y T2 (se considera una compuerta de dos entradas ejemplar) que implementan la lógica NOR. El voltaje base del transistor derecho T3 se mantiene fijo mediante una fuente de voltaje de referencia, sombreada en verde claro: el divisor de voltaje con una compensación térmica de diodos (R1, R2, D1 y D2) y, a veces, un seguidor de emisor de amortiguación (no se muestra en la imagen); por lo tanto, los voltajes del emisor se mantienen relativamente estables. Como resultado, la resistencia de emisor común RE actúa casi como una fuente de corriente . Los voltajes de salida en las resistencias de carga del colector RC1 y RC3 se desplazan y amortiguan a las salidas inversora y no inversora mediante los seguidores de emisor T4 y T5 (sombreados en azul). Las resistencias de emisor de salida RE4 y RE5 no existen en todas las versiones de ECL. En algunos casos, las resistencias de terminación de línea de 50 Ω conectadas entre las bases de los transistores de entrada y −2 V actúan como resistencias de emisor. [28]

Operación

A continuación se considera el funcionamiento del circuito ECL suponiendo que el voltaje de entrada se aplica a la base T1, mientras que la entrada T2 no se utiliza o se aplica un "0" lógico.

Durante la transición , el núcleo del circuito (el par acoplado al emisor [T1 y T3]) actúa como un amplificador diferencial con entrada de un solo extremo. La fuente de corriente de "cola larga" (R E ) establece la corriente total que fluye a través de las dos patas del par. El voltaje de entrada controla la corriente que fluye a través de los transistores compartiéndola entre las dos patas, dirigiéndola toda hacia un lado cuando no está cerca del punto de conmutación. La ganancia es mayor que en los estados finales (ver a continuación) y el circuito conmuta rápidamente.

A un voltaje de entrada bajo ("0" lógico) o a un voltaje de entrada alto ("1" lógico) el amplificador diferencial está sobrecargado. El transistor (T1 o T3) está en corte y el otro (T3 o T1) está en la región lineal activa actuando como una etapa de emisor común con degeneración del emisor que toma toda la corriente, privando al otro transistor de corte.
El transistor activo está cargado con la resistencia de emisor relativamente alta RE que introduce una retroalimentación negativa significativa (degeneración del emisor). Para evitar la saturación del transistor activo de modo que el tiempo de difusión que ralentiza la recuperación de la saturación no se vea involucrado en el retardo lógico, [2] las resistencias de emisor y colector se eligen de manera que a un voltaje de entrada máximo quede algo de voltaje a través del transistor. La ganancia residual es baja ( K  =  RC / RE < 1). El circuito es insensible a las variaciones de voltaje de entrada y el transistor permanece firmemente en la región lineal activa. La resistencia de entrada es alta debido  a la retroalimentación negativa en serie. El transistor de corte interrumpe la conexión entre su entrada y salida. Como resultado, su voltaje de entrada no afecta el voltaje de salida. La resistencia de entrada es alta nuevamente porque la unión base-emisor está cortada.

Características

Otras características destacables de la familia ECL incluyen el hecho de que el gran requerimiento de corriente es aproximadamente constante y no depende significativamente del estado del circuito. Esto significa que los circuitos ECL generan relativamente poco ruido de potencia, a diferencia de otros tipos de lógica que consumen más corriente cuando están en conmutación que cuando están en reposo. En aplicaciones criptográficas, los circuitos ECL también son menos susceptibles a ataques de canal lateral como el análisis de potencia diferencial . [ cita requerida ]

El tiempo de propagación para esta disposición puede ser inferior a un nanosegundo, incluido el retardo de la señal que entra y sale del encapsulado del CI. Algún tipo de ECL siempre ha sido la familia lógica más rápida. [29] [30]

Endurecimiento por radiación : si bien los chips de grado comercial normales pueden soportar 100 gray (10 krad), muchos dispositivos ECL están operativos después de 100 000 gray (10 Mrad). [31]

Fuentes de alimentación y niveles lógicos

Los circuitos ECL suelen funcionar con fuentes de alimentación negativas (el extremo positivo de la fuente está conectado a tierra). Otras familias lógicas conectan a tierra el extremo negativo de la fuente de alimentación. Esto se hace principalmente para minimizar la influencia de las variaciones de la fuente de alimentación en los niveles lógicos. ECL es más sensible al ruido en V CC y es relativamente inmune al ruido en V EE . [32] Debido a que la tierra debe ser el voltaje más estable en un sistema, ECL se especifica con una tierra positiva. En este sentido, cuando varía el voltaje de suministro, las caídas de voltaje a través de las resistencias del colector cambian ligeramente (en el caso de la fuente de corriente constante del emisor, no cambian en absoluto). Como las resistencias del colector están firmemente "atadas" a tierra, los voltajes de salida "se mueven" ligeramente (o no se mueven en absoluto). Si el extremo negativo de la fuente de alimentación estuviera conectado a tierra, las resistencias del colector estarían unidas al riel positivo. Como las caídas de voltaje constante a través de las resistencias del colector cambian ligeramente (o no se mueven en absoluto), los voltajes de salida siguen las variaciones del voltaje de suministro y las dos partes del circuito actúan como desplazadores de nivel de corriente constante. En este caso, el divisor de tensión R1-R2 compensa en cierta medida las variaciones de tensión. La fuente de alimentación positiva tiene otra desventaja: las tensiones de salida variarán ligeramente (±0,4 V) en comparación con el fondo de una tensión constante alta (+3,9 V). Otra razón para utilizar una fuente de alimentación negativa es la protección de los transistores de salida contra un cortocircuito accidental que se desarrolle entre la salida y la tierra [33] (pero las salidas no están protegidas contra un cortocircuito con el riel negativo).

El valor de la tensión de alimentación se elige de modo que fluya suficiente corriente a través de los diodos de compensación D1 y D2 y la caída de tensión a través de la resistencia de emisor común RE sea adecuada.

Los circuitos ECL disponibles en el mercado abierto generalmente funcionaban con niveles lógicos incompatibles con otras familias. Esto significaba que la interoperabilidad entre ECL y otras familias lógicas, como la popular familia TTL , requería circuitos de interfaz adicionales. El hecho de que los niveles lógicos alto y bajo estén relativamente cerca significaba que ECL sufría de pequeños márgenes de ruido, lo que puede resultar problemático.

Al menos un fabricante, IBM , fabricó circuitos ECL para su uso en sus propios productos. Las fuentes de alimentación eran sustancialmente diferentes de las que se utilizaban en el mercado. [24]

PECL

La lógica positiva acoplada al emisor , también llamada pseudo-ECL , (PECL) es un desarrollo posterior de ECL que utiliza una fuente de alimentación positiva de 5 V en lugar de una fuente de alimentación negativa de 5,2 V. [34] La lógica positiva acoplada al emisor de bajo voltaje (LVPECL) es una versión optimizada en términos de potencia de PECL, que utiliza una fuente de alimentación positiva de 3,3 V en lugar de 5 V. PECL y LVPECL son sistemas de señalización diferencial y se utilizan principalmente en circuitos de alta velocidad y distribución de reloj.

Un error muy común es pensar que los dispositivos PECL son ligeramente diferentes de los dispositivos ECL. De hecho, cada dispositivo ECL es también un dispositivo PECL. [35]

Niveles lógicos: [36]

TipoV eeMuy bajoMuy altoVcc​Vcms​
PECLTierra3,4 V4,2 V5,0 V
LPECL de baja intensidadTierra1,6 V2,4 V3,3 V2,0 V
Nota: V cm es el rango de voltaje de modo común.

Referencias

  1. ^ Dibujo original basado en Blood Jr., William R. (1972). Manual de diseño de sistemas MECL (PDF) (2.ª ed.). Motorola Semiconductor Products. pág. 1 – vía Bitsavers.
  2. ^ ab Lawless, Brian. "Unidad 4: Lógica acoplada al emisor ECL" (PDF) . Electrónica digital fundamental .
  3. ^ Kumar, Anand (2008). Circuitos digitales y de pulsos. PHI Learning. pág. 472. ISBN 978-81-203-3356-7.
  4. ^ Stonham, TJ (1996). Técnicas de lógica digital: principios y práctica. Taylor & Francis. pág. 173. ISBN 978-0-412-54970-0.
  5. ^ Tummala, Rao R. (2001). Fundamentos del empaquetado de microsistemas. McGraw-Hill. pag. 930.ISBN​ 978-0-07-137169-8.
  6. ^ Mims, Forrest M. (2000). El álbum de recortes del circuito de Forrest Mims. Vol. 2. Newnes. pág. 115. ISBN 978-1-878707-48-2.
  7. ^ Fisher, Dennis; Bahl, IJ (1995). Manual de aplicaciones de circuitos integrados de arseniuro de galio. Vol. 1. Elsevier. pág. 61. ISBN 978-0-12-257735-2.
  8. ^ Eichelberger, EB; Bello, SE (mayo de 1991). "Interruptor de corriente diferencial: alto rendimiento con bajo consumo". IBM Journal of Research and Development . 35 (3): 313–320. doi :10.1147/rd.353.0313.
  9. ^ abc EJ Rymaszewski; et al. (1981). "Tecnología de lógica de semiconductores en IBM" (PDF) . IBM Journal of Research and Development . 25 (5): 607–608. doi :10.1147/rd.255.0603. ISSN  0018-8646. Archivado desde el original (PDF) el 5 de julio de 2008 . Consultado el 27 de agosto de 2007 .
  10. ^ Historia temprana de los transistores en IBM.
  11. ^ Yourke, Hannon S. (octubre de 1956), Circuitos de conmutación de transistores no saturados de milimicrosegundos (PDF) , Stretch Circuit Memo # 3Los circuitos de Yourke utilizaban transistores comerciales y tenían un retardo de puerta promedio de 12 ns.
  12. ^ Roehr, William D.; Thorpe, Darrell, eds. (1963). Manual de transistores de conmutación de alta velocidad. Motorola., pág. 37.
  13. ^ Pugh, Emerson W.; Johnson, Lyle R.; Palmer, John H. (2003). Sistemas IBM 360 y primeros 370. MIT Press. pág. 108. ISBN 0262517205.
  14. ^ Langdon, JL; VanDerveer, EJ (1967). "Diseño de un transistor de alta velocidad para el interruptor de corriente ASLT" (PDF) . Revista IBM de investigación y desarrollo . 11 : 69–73. doi :10.1147/rd.111.0069.
  15. ^ "Bloques lógicos Diagramas lógicos automatizados SLT, SLD, ASLT, MST" (PDF) . IBM. págs. 1–10 . Consultado el 11 de septiembre de 2015 – a través de Bitsavers.
  16. ^ Roehr y Thorpe 1963, pág. 39
  17. ^ Roehr y Thorpe 1963, págs. 40, 261
  18. ^ Blood Jr., William R. (1988) [1980]. Manual de diseño de sistemas MECL (PDF) (4.ª ed.). Motorola Semiconductor Products, republicado por On Semiconductor. pág. vi. Archivado desde el original (PDF) el 10 de octubre de 2004.
  19. ^ Blood Jr., William R. (octubre de 1971). Manual de diseño de sistemas MECL (PDF) (1.ª ed.). Motorola. pp. vi–vii – vía Bitsavers.
  20. ^ TND309: Información general para MECL 10H y MECL 10K (PDF) . ON Semiconductor: Semiconductor Components Industries. 2002. p. 2. TND309/D. Archivado desde el original (PDF) el 8 de julio de 2015.
  21. ^ Maini, Anil K. (2007). Electrónica digital: principios, dispositivos y aplicaciones. John Wiley & Sons. pág. 148. ISBN 9780470510513.
  22. ^ "Datos ECL de alto rendimiento: ECLinPS y ECLinPS Lite" (PDF) . 1996. pág. iii.[ enlace muerto permanente ]
  23. ^ Fabricantes de lógica ECL – "Lógica acoplada al emisor".
  24. ^ ab AE Barish; et al. (1992). "Rendimiento mejorado de los chips lógicos bipolares IBM Enterprise System/9000". IBM Journal of Research and Development . 36 (5): 829–834. doi :10.1147/rd.365.0829.
  25. ^ Russell, RM (1978). "El sistema informático CRAY1" (PDF) . Comunicaciones de la ACM . 21 (1): 63–72. doi :10.1145/359327.359336. S2CID  28752186. Consultado el 27 de abril de 2010 .
  26. ^ "Introducción técnica al sistema IBM zEnterprise" (PDF) . 1 de agosto de 2013. Archivado desde el original (PDF) el 3 de noviembre de 2013.
  27. ^ Supnik, Bob. "Raven: Introducción: El enigma de la ECL". Raven se inició en 1988... Raven era un diseño VAX simplificado con una CPU de un solo chip y una FPU de un solo chip. Implementado en las celdas estándar ECL de Fujitsu, estaba destinado a funcionar a 250 MHz y entregar 50 "VUPS"... La disipación de energía habría sido sorprendente (para la época) de 150 W.
  28. ^ Sangre Jr. 1972, pág. 3
  29. ^ John F. Wakerly. Suplemento de Principios y prácticas de diseño digital. Sección "ECL: lógica acoplada a emisor".
  30. ^ Sedra; Smith (2015). "Lógica acoplada a emisor (ECL)" (PDF) . Circuitos microelectrónicos . Oxford University Press. pág. 47. ISBN 978-0-19-933913-6.
  31. ^ Leppälä, Kari; Verkasalo, Raimo (1989). "Protección de los ordenadores de control de instrumentos contra errores leves y graves y efectos de rayos cósmicos".
  32. ^ Minges, Merrill L.; ASM International. Comité del Manual (1989). Manual de materiales electrónicos: embalaje. ASM International. pág. 163. ISBN 9780871702852.
  33. ^ Jain, RP (2003). Electrónica digital moderna. McGraw-Hill Education (India) Pvt Limited. pág. 111. ISBN 9780070494923.
  34. ^ Goldie, John (21 de enero de 2003). "LVDS, CML, ECL: interfaces diferenciales con voltajes impares". EE Times .
  35. ^ Petty, Cleon; Pearson, Todd. "Diseño con PECL (ECL a +5,0 V)" (PDF) . pág. 3. AN1406-D.
  36. ^ Holland, Nick (diciembre de 2002). "Interfaz entre los niveles LVPECL, VML, CML y LVDS" (PDF) . Informe de aplicación . Texas Instruments. SLLA120.

Lectura adicional

  • Savard, John JG (2018) [2005]. «De qué están hechas las computadoras». quadibloc . Archivado desde el original el 2 de julio de 2018 . Consultado el 16 de julio de 2018 .
  • US 2964652, Yourke, Hannon S., "Transistor Switching Circuits", publicado el 15 de noviembre de 1956, emitido el 13 de diciembre de 1960 
  • Yourke, Hannon S. (septiembre de 1957). "Circuitos de conmutación de corriente de transistores de milimicrosegundos". IRE Transactions on Circuit Theory . 4 (3): 236–240. doi :10.1109/TCT.1957.1086377.
  • Mueller, Dieter (2008) [2006]. «Ejecución de pruebas DECL: lógica diferencial acoplada a emisor». Archivado desde el original el 18 de julio de 2018. Consultado el 18 de julio de 2018 .
  • Fichas técnicas de la familia de lógicas MECL de Motorola, 1963
Obtenido de "https://es.wikipedia.org/w/index.php?title=Lógica_acoplada_al_emisor&oldid=1247065768"