Núcleo gráfico Siguiente
Serie de microarquitecturas y arquitectura de conjuntos de instrucciones de AMD

Graphics Core Next ( GCN ) [1] es el nombre en código de una serie de microarquitecturas y una arquitectura de conjunto de instrucciones que AMD desarrolló para sus GPU como sucesora de su microarquitectura TeraScale . El primer producto con GCN se lanzó el 9 de enero de 2012. [2]

GCN es una microarquitectura SIMD de conjunto de instrucciones reducido que contrasta con la arquitectura SIMD de palabras de instrucción muy largas de TeraScale. [3] GCN requiere considerablemente más transistores que TeraScale, pero ofrece ventajas para el cálculo de GPU de propósito general (GPGPU) debido a un compilador más simple .

Los chips gráficos GCN se fabricaron con CMOS a 28 nm y con FinFET a 14 nm (por Samsung Electronics y GlobalFoundries ) y 7 nm (por TSMC ), disponibles en modelos seleccionados de las series de tarjetas gráficas Radeon HD 7000 , HD 8000 , 200 , 300 , 400 , 500 y Vega de AMD, incluida la Radeon VII lanzada por separado. GCN también se utilizó en la parte gráfica de las unidades de procesamiento acelerado (APU), incluidas las de PlayStation 4 y Xbox One .

Conjunto de instrucciones

El conjunto de instrucciones GCN es propiedad de AMD y fue desarrollado específicamente para GPU. No tiene microoperaciones para la división .

La documentación está disponible para:

  • el conjunto de instrucciones Graphics Core Next 1,
  • el conjunto de instrucciones Graphics Core Next 2,
  • los conjuntos de instrucciones Graphics Core Next 3 y 4, [4]
  • el conjunto de instrucciones Graphics Core Next 5 y
  • la arquitectura del conjunto de instrucciones "Vega" de 7 nm (también conocida como Graphics Core Next 5.1).

Hay disponible un back end de compilador LLVM para el conjunto de instrucciones GCN. [5] Lo utiliza Mesa 3D .

GNU Compiler Collection 9 admite GCN 3 y GCN 5 desde 2019 [6] para programas independientes de un solo subproceso, y GCC 10 también descarga a través de OpenMP y OpenACC . [7]

MIAOW es una implementación RTL de código abierto de la microarquitectura GPGPU AMD Southern Islands .

En noviembre de 2015, AMD anunció su Iniciativa Boltzmann, que tiene como objetivo permitir la migración de aplicaciones basadas en CUDA a un modelo de programación C++ común . [8]

En el evento Super Computing 15, AMD exhibió un compilador de cómputo heterogéneo (HCC), un controlador Linux sin cabeza y una infraestructura de tiempo de ejecución HSA para computación de alto rendimiento de clase clúster, y una herramienta de interfaz de cómputo heterogéneo para portabilidad (HIP) para portar aplicaciones CUDA al modelo C++ común mencionado anteriormente.

Microarquitecturas

A julio de 2017, el conjunto de instrucciones Graphics Core Next ha experimentado cinco iteraciones. Las diferencias entre las primeras cuatro generaciones son bastante mínimas, pero la arquitectura GCN de quinta generación presenta procesadores de flujo muy modificados para mejorar el rendimiento y admitir el procesamiento simultáneo de dos números de menor precisión en lugar de un solo número de mayor precisión. [9]

Procesamiento de comandos

Procesamiento de comandos GCN: cada motor de cómputo asíncrono (ACE) puede analizar los comandos entrantes y enviar trabajo a las unidades de cómputo (CU). Cada ACE puede gestionar hasta 8 colas independientes. Los ACE pueden funcionar en paralelo con el procesador de comandos de gráficos y dos motores DMA. El procesador de comandos de gráficos gestiona las colas de gráficos, los ACE gestionan las colas de cómputo y los motores DMA gestionan las colas de copia. Cada cola puede enviar elementos de trabajo sin esperar a que se completen otras tareas, lo que permite intercalar secuencias de comandos independientes en el sombreador de la GPU.

Procesador de comandos gráficos

El procesador de comandos gráficos (GCP) es una unidad funcional de la microarquitectura GCN. Entre otras tareas, es responsable del manejo de sombreadores asincrónicos . [10]

Motor de cómputo asincrónico

El motor de cómputo asíncrono (ACE) es un bloque funcional distinto que sirve para propósitos computacionales, cuyo propósito es similar al del procesador de comandos gráficos. [ ambiguo ]

Programadores

Desde la tercera iteración de GCN, el hardware contiene dos programadores : uno para programar "frentes de onda" durante la ejecución del sombreador (el Programador de CU o Programador de Unidades de Cómputo) y el otro para programar la ejecución de las colas de dibujo y cálculo. Este último mejora el rendimiento al ejecutar operaciones de cálculo cuando las unidades de cálculo (CU) están subutilizadas debido a comandos gráficos limitados por la velocidad de canalización de funciones fijas o el ancho de banda. Esta funcionalidad se conoce como Cómputo asincrónico.

Para un sombreador determinado, los controladores de la GPU también pueden programar instrucciones en la CPU para minimizar la latencia.

Procesador geométrico

Procesador de geometría

El procesador de geometría contiene un ensamblador de geometría, un teselado y un ensamblador de vértices.

Tesselator es capaz de realizar teselación en hardware según lo definido por Direct3D 11 y OpenGL 4.5 (ver AMD el 21 de enero de 2017), [11] y sucedió a ATI TruForm y la teselación de hardware en TeraScale como el núcleo de propiedad intelectual de semiconductores más reciente de AMD en ese momento .

Unidades de cómputo

Una unidad de cómputo (CU) combina 64 procesadores de sombreado con 4 unidades de mapeo de textura (TMU). [12] [13] Las unidades de cómputo están separadas de las unidades de salida de renderizado (ROP) , pero se incorporan a ellas . [13] Cada unidad de cómputo consta de lo siguiente:

Cuatro unidades de cómputo están conectadas entre sí para compartir una caché de instrucciones L1 de 16 KiB y una caché de datos L1 de 32 KiB, ambas de solo lectura. Una SIMD-VU opera con 16 elementos a la vez (por ciclo), mientras que una SU puede operar con uno a la vez (uno/ciclo). Además, la SU maneja algunas otras operaciones, como la ramificación. [15]

Cada SIMD-VU tiene una memoria privada donde almacena sus registros. Hay dos tipos de registros: registros escalares (S0, S1, etc.), que contienen números de 4 bytes cada uno, y registros vectoriales (V0, V1, etc.), que representan cada uno un conjunto de 64 números de 4 bytes. En los registros vectoriales, cada operación se realiza en paralelo sobre los 64 números, que corresponden a 64 entradas. Por ejemplo, puede funcionar en 64 píxeles diferentes a la vez (para cada uno de ellos, las entradas son ligeramente diferentes y, por lo tanto, se obtiene un color ligeramente diferente al final).

Cada SIMD-VU tiene espacio para 512 registros escalares y 256 registros vectoriales.

AMD ha afirmado que cada unidad de cómputo (CU) GCN tiene 64 KiB de Local Data Share (LDS). [16]

Programador de CU

El programador de la CU es el bloque funcional de hardware que elige qué frentes de onda ejecuta la SIMD-VU. Selecciona una SIMD-VU por ciclo para la programación. No debe confundirse con otros programadores de hardware o software.

Frente de onda

Un shader es un pequeño programa escrito en GLSL que realiza el procesamiento de gráficos, y un kernel es un pequeño programa escrito en OpenCL que realiza el procesamiento GPGPU. Estos procesos no necesitan tantos registros, pero sí necesitan cargar datos desde la memoria del sistema o de la gráfica. Esta operación conlleva una latencia significativa. AMD y Nvidia eligieron enfoques similares para ocultar esta latencia inevitable: la agrupación de múltiples subprocesos . AMD llama a este grupo "frente de onda", mientras que Nvidia lo llama "deformación". Un grupo de subprocesos es la unidad más básica de programación de las GPU que implementan este enfoque para ocultar la latencia. Es el tamaño mínimo de los datos procesados ​​en modo SIMD, la unidad de código ejecutable más pequeña y la forma de procesar una sola instrucción sobre todos los subprocesos que la componen al mismo tiempo.

En todas las GPU GCN, un "frente de onda" consta de 64 subprocesos, y en todas las GPU Nvidia, una "deformación" consta de 32 subprocesos.

La solución de AMD es atribuir múltiples frentes de onda a cada SIMD-VU. El hardware distribuye los registros a los diferentes frentes de onda y, cuando un frente de onda espera algún resultado que se encuentra en la memoria, el programador de la CU asigna a la SIMD-VU otro frente de onda. Los frentes de onda se atribuyen por SIMD-VU. Las SIMD-VU no intercambian frentes de onda. Se puede atribuir un máximo de 10 frentes de onda por SIMD-VU (es decir, 40 por CU).

AMD CodeXL muestra tablas con la relación entre la cantidad de SGPR y VGPR con la cantidad de frentes de onda, pero esencialmente, para SGPRS es entre 104 y 512 por cantidad de frentes de onda, y para VGPRS es 256 por cantidad de frentes de onda.

Tenga en cuenta que, en relación con las instrucciones SSE , este concepto del nivel más básico de paralelismo se suele denominar "ancho de vector". El ancho de vector se caracteriza por la cantidad total de bits que contiene.

Unidad vectorial SIMD

Cada unidad vectorial SIMD tiene:

Cada SIMD-VU tiene 10 buffers de instrucciones de frente de onda y se necesitan 4 ciclos para ejecutar un frente de onda.

Bloques de aceleración de audio y video

Muchas implementaciones de GCN suelen ir acompañadas de varios de los otros bloques ASIC de AMD , incluidos, entre otros, el decodificador de vídeo unificado , el motor de codificación de vídeo y AMD TrueAudio .

Motor de codificación de vídeo

El motor de codificación de vídeo es un ASIC de codificación de vídeo , introducido por primera vez con la serie Radeon HD 7000. [ 17]

La versión inicial del VCE agregó soporte para codificar cuadros I y P H.264 en el formato de píxeles YUV420 , junto con la codificación temporal SVE y el modo de codificación de visualización, mientras que la segunda versión agregó soporte de cuadros B para cuadros I YUV420 y YUV444.

VCE 3.0 formó parte de la tercera generación de GCN, agregando escala de video de alta calidad y el códec HEVC (H.265).

VCE 4.0 fue parte de la arquitectura Vega y posteriormente fue reemplazado por Video Core Next .

Audio verdadero

Memoria virtual unificada

En una vista previa en 2011, AnandTech escribió sobre la memoria virtual unificada, compatible con Graphics Core Next. [18]

  • Arquitectura clásica de computadora de escritorio con una tarjeta gráfica distinta sobre PCI Express. La CPU y la GPU tienen su memoria física distinta, con diferentes espacios de direcciones. Todos los datos deben copiarse a través del bus PCIe. Nota: el diagrama muestra los anchos de banda, pero no la latencia de la memoria.
    Arquitectura clásica de computadora de escritorio con una tarjeta gráfica distinta sobre PCI Express . La CPU y la GPU tienen su memoria física distinta, con diferentes espacios de direcciones. Todos los datos deben copiarse a través del bus PCIe. Nota: el diagrama muestra los anchos de banda, pero no la latencia de la memoria .
  • GCN admite la "memoria virtual unificada", lo que permite la copia cero; en lugar de los datos, solo se copian, "transfieren", los punteros. Esta es una característica fundamental de HSA.
    GCN admite la "memoria virtual unificada", lo que permite la copia cero ; en lugar de los datos, solo se copian, "transfieren", los punteros . Esta es una característica fundamental de HSA .
  • Las soluciones gráficas integradas (y las APU de AMD con gráficos TeraScale) sufren las consecuencias de la partición de la memoria principal: una parte de la memoria del sistema se asigna exclusivamente a la GPU. No es posible realizar copias cero, los datos deben copiarse (a través del bus de memoria del sistema) de una partición a otra.
    Las soluciones gráficas integradas (y las APU de AMD con gráficos TeraScale ) sufren las consecuencias de la partición de la memoria principal : una parte de la memoria del sistema se asigna exclusivamente a la GPU. No es posible realizar copias cero, los datos deben copiarse (a través del bus de memoria del sistema) de una partición a otra.
  • Las APU AMD con gráficos GCN se benefician de la memoria principal unificada, lo que conserva el escaso ancho de banda.[19]
    Las APU AMD con gráficos GCN se benefician de la memoria principal unificada, lo que conserva el escaso ancho de banda. [19]

Arquitectura de sistemas heterogéneos (HSA)

GCN incluye bloques de funciones de propósito especial para ser utilizados por HSA. El soporte para estos bloques de funciones está disponible a través de amdkfd desde el kernel de Linux 3.19. [20]

Algunas de las características específicas de HSA implementadas en el hardware necesitan soporte del núcleo del sistema operativo (sus subsistemas) y/o de controladores de dispositivos específicos. Por ejemplo, en julio de 2014, AMD publicó un conjunto de 83 parches que se fusionarían en la línea principal del núcleo Linux 3.17 para brindar soporte a sus tarjetas gráficas Radeon basadas en Graphics Core Next . El denominado controlador del núcleo HSA reside en el directorio /drivers/gpu/hsa , mientras que los controladores de dispositivos gráficos DRM residen en /drivers/gpu/drm [21] y amplían los controladores DRM ya existentes para tarjetas Radeon. [22] Esta primera implementación se centra en una única APU "Kaveri" y funciona junto con el controlador de gráficos del núcleo Radeon (kgd) existente.

Compresión de color delta sin pérdida

Programadores de hardware

Los programadores de hardware se utilizan para realizar la programación [23] y descargar la asignación de colas de cómputo a las ACE del controlador al hardware, almacenando en búfer estas colas hasta que haya al menos una cola vacía en al menos una ACE. Esto hace que el HWS asigne inmediatamente colas almacenadas en búfer a las ACE hasta que todas las colas estén llenas o no haya más colas para asignar de forma segura. [24]

Parte del trabajo de programación realizado incluye colas priorizadas que permiten que las tareas críticas se ejecuten con una prioridad más alta que otras tareas sin requerir que las tareas de menor prioridad se interrumpan para ejecutar la tarea de alta prioridad, lo que permite que las tareas se ejecuten simultáneamente con las tareas de alta prioridad programadas para acaparar la GPU tanto como sea posible mientras se permite que otras tareas usen los recursos que las tareas de alta prioridad no están usando. [23] Estos son esencialmente motores de cómputo asíncronos que carecen de controladores de despacho. [23] Se introdujeron por primera vez en la microarquitectura GCN de cuarta generación, [23] pero estaban presentes en la microarquitectura GCN de tercera generación para fines de prueba interna. [25] Una actualización del controlador ha habilitado los programadores de hardware en las partes GCN de tercera generación para uso en producción. [23]

Acelerador de descarte primitivo

Esta unidad descarta los triángulos degenerados antes de que entren en el sombreador de vértices y los triángulos que no cubren ningún fragmento antes de que entren en el sombreador de fragmentos. [26] Esta unidad se introdujo con la microarquitectura GCN de cuarta generación. [26]

Generaciones

Núcleo gráfico Siguiente 1

Núcleo gráfico AMD Next 1
Fecha de lanzamientoEnero de 2012 ; hace 12 años [ cita requerida ] ( Enero de 2012 )
Historia
PredecesorTeraScale 3
SucesorNúcleo gráfico Next 2
Estado de soporte
Sin soporte

La microarquitectura GCN 1 se utilizó en varias tarjetas gráficas de la serie Radeon HD 7000 .

Imagen de la GPU Tahiti utilizada en las tarjetas gráficas Radeon HD 7950 GHz Edition

Existen motores de cómputo asincrónicos que controlan el cálculo y el despacho. [15] [30]

Potencia ZeroCore

ZeroCore Power es una tecnología de ahorro de energía en situaciones de inactividad prolongada que apaga las unidades funcionales de la GPU cuando no están en uso. [31] La tecnología AMD ZeroCore Power complementa a AMD PowerTune .

Papas fritas

GPU discretas (familia de las Islas del Sur):

  • Hainan
  • Öland
  • Cabo Verde
  • Islas Pitcairn
  • Tahití

Núcleo gráfico Next 2

Gráficos AMD Core Next 2
Fecha de lanzamientoSeptiembre de 2013 ; hace 11 años [ cita requerida ] ( Septiembre 2013 )
Historia
PredecesorNúcleo gráfico Siguiente 1
SucesorNúcleo gráfico Next 3
Estado de soporte
Sin soporte
AMD PowerTune "Bonaire"
Imagen de la GPU Hawaii utilizada en las tarjetas gráficas Radeon R9 290

La segunda generación de GCN se introdujo con la Radeon HD 7790 y también se encuentra en la Radeon HD 8770 , R7 260/260X, R9 290/290X, R9 295X2 , R7 360 y R9 390/390X , así como en las APU de escritorio "Kaveri" basadas en Steamroller y en las APU "Kaveri" móviles y en las APU "Beema" y "Mullins" basadas en Puma . Tiene múltiples ventajas sobre la GCN original, incluyendo soporte FreeSync , AMD TrueAudio y una versión revisada de la tecnología AMD PowerTune .

La segunda generación de GCN introdujo una entidad llamada "Shader Engine" (SE). Un Shader Engine comprende un procesador de geometría, hasta 44 CU (chip Hawaii), rasterizadores, ROP y caché L1. No forman parte de un Shader Engine el procesador de comandos gráficos, las 8 ACE, los controladores de memoria y caché L2, así como los aceleradores de audio y video, los controladores de pantalla, los 2 controladores DMA y la interfaz PCIe .

El A10-7850K "Kaveri" contiene 8 CU (unidades de cómputo) y 8 motores de cómputo asíncronos para programación independiente y despacho de elementos de trabajo. [32]

En la Cumbre de desarrolladores de AMD (APU) de noviembre de 2013, Michael Mantor presentó la Radeon R9 290X . [33]

Papas fritas

GPU discretas (familia Sea Islands):

  • Bonaire
  • Hawai

Integrado en APU:

  • Temash
  • Cabaña
  • Liverpool (es decir, la APU que se encuentra en la PlayStation 4)
  • Durango (es decir, la APU que se encuentra en Xbox One y Xbox One S)
  • Kaveri
  • Godavari
  • Mullins
  • Beema
  • Carrizo-L

Núcleo gráfico Next 3

Gráficos AMD Core Next 3
Fecha de lanzamientoJunio ​​de 2015 ; hace 9 años [ cita requerida ] ( Junio ​​2015 )
Historia
PredecesorNúcleo gráfico Next 2
SucesorNúcleo gráfico Next 4
Imagen de la GPU Fiji utilizada en las tarjetas gráficas Radeon R9 Nano

La tercera generación de GCN [34] se introdujo en 2014 con las Radeon R9 285 y R9 M295X, que tienen la GPU "Tonga". Presenta un rendimiento de teselación mejorado, compresión de color delta sin pérdida para reducir el uso del ancho de banda de memoria, un conjunto de instrucciones actualizado y más eficiente, un nuevo escalador de alta calidad para video, codificación HEVC (VCE 3.0) y decodificación HEVC (UVD 6.0), y un nuevo motor multimedia (codificador/decodificador de video). La compresión de color delta es compatible con Mesa. [35] Sin embargo, su rendimiento de doble precisión es peor en comparación con la generación anterior. [36]

Papas fritas

GPU discretas:

  • Tonga (familia de islas volcánicas), viene con UVD 5.0 ​​(decodificador de video unificado)
  • Fiji (familia de las Islas Piratas), viene con UVD 6.0 y memoria de gran ancho de banda (HBM 1)

Integrado en APU:

  • Carrizo, viene con UVD 6.0
  • Cresta de Bristol [37]
  • Cresta de piedra [37]

Núcleo gráfico Next 4

Gráficos AMD Core Next 4
Fecha de lanzamientoJunio ​​de 2016 ; hace 8 años [ cita requerida ] ( Junio ​​2016 )
Historia
PredecesorNúcleo gráfico Next 3
SucesorNúcleo gráfico Next 5
Estado de soporte
Apoyado
Imagen de la GPU Polaris 11 utilizada en las tarjetas gráficas Radeon RX 460
Imagen de la GPU Polaris 10 utilizada en las tarjetas gráficas Radeon RX 470

Las GPU de la familia Arctic Islands se introdujeron en el segundo trimestre de 2016 con la serie AMD Radeon 400. El motor 3D (es decir, GCA (Graphics and Compute array) o GFX) es idéntico al que se encuentra en los chips Tonga. [38] Pero Polaris presenta un motor de controlador de pantalla más nuevo, la versión 6.3 de UVD, etc.

Todos los chips basados ​​en Polaris, excepto el Polaris 30, se producen en el proceso FinFET de 14 nm , desarrollado por Samsung Electronics y licenciado a GlobalFoundries . [39] El Polaris 30, ligeramente más nuevo y actualizado, está construido sobre el nodo de proceso LP FinFET de 12 nm, desarrollado por Samsung y GlobalFoundries. La arquitectura del conjunto de instrucciones GCN de cuarta generación es compatible con la tercera generación. Es una optimización para el proceso FinFET de 14 nm que permite velocidades de reloj de GPU más altas que con la tercera generación GCN. [40] Las mejoras arquitectónicas incluyen nuevos programadores de hardware, un nuevo acelerador de descarte primitivo, un nuevo controlador de pantalla y un UVD actualizado que puede decodificar HEVC a resoluciones de 4K a 60 cuadros por segundo con 10 bits por canal de color.

Papas fritas

GPU discretas: [41]

  • Polaris 10 (también con nombre en código Ellesmere ) se encuentra en las tarjetas gráficas de marca "Radeon RX 470" y "Radeon RX 480"
  • Polaris 11 (también con nombre en código Baffin ) se encuentra en las tarjetas gráficas de marca "Radeon RX 460" (también Radeon RX 560 D )
  • Polaris 12 (también con nombre en código Lexa) se encuentra en las tarjetas gráficas de marca "Radeon RX 550" y "Radeon RX 540"
  • Polaris 20, que es una versión actualizada ( proceso LPP Samsung / GloFo FinFET de 14 nm ) de Polaris 10 con frecuencias más altas, utilizada para tarjetas gráficas de marca "Radeon RX 570" y "Radeon RX 580" [42]
  • Polaris 21, que es una versión actualizada (proceso LPP Samsung/GloFo FinFET de 14 nm) de Polaris 11, utilizada para tarjetas gráficas de la marca "Radeon RX 560"
  • Polaris 22, presente en tarjetas gráficas de marca "Radeon RX Vega M GH" y "Radeon RX Vega M GL" (como parte de Kaby Lake-G )
  • Polaris 23, que es una versión actualizada (proceso LPP Samsung/GloFo FinFET de 14 nm) de Polaris 12, utilizada para tarjetas gráficas de marca "Radeon Pro WX 3200" y "Radeon RX 540X" (también Radeon RX 640) [43]
  • Polaris 30, que es una versión actualizada (proceso LP GloFo FinFET de 12 nm) de Polaris 20 con frecuencias más altas, utilizada para tarjetas gráficas de la marca "Radeon RX 590" [44]

Además de las GPU dedicadas, Polaris se utiliza en las APU de PlayStation 4 Pro y Xbox One X, denominadas "Neo" y "Scorpio", respectivamente.

Rendimiento de precisión

El rendimiento FP64 de todas las GPU GCN de cuarta generación es 1/16 del rendimiento FP32 .

Núcleo gráfico Next 5

Gráficos AMD Core Next 5
Fecha de lanzamientoJunio ​​de 2017 ; hace 7 años [ cita requerida ] ( Junio ​​2017 )
Historia
PredecesorNúcleo gráfico Next 4
SucesorADNr 1
Estado de soporte
Apoyado
Imagen de la GPU Vega 10 utilizada en las tarjetas gráficas Radeon RX Vega 64

AMD comenzó a publicar detalles de su próxima generación de arquitectura GCN, denominada "Unidad de cómputo de próxima generación", en enero de 2017. [40] [45] [46] Se esperaba que el nuevo diseño aumentara las instrucciones por reloj , velocidades de reloj más altas , soporte para HBM2 , un espacio de direcciones de memoria más grande . Los chipsets de gráficos discretos también incluyen "HBCC (controlador de caché de alto ancho de banda)", pero no cuando se integran en APU. [47] Además, se esperaba que los nuevos chips incluyeran mejoras en las unidades de salida de rasterización y renderizado . Los procesadores de flujo se modificaron en gran medida con respecto a las generaciones anteriores para admitir la tecnología Rapid Pack Math de matemática empaquetada para números de 8 bits, 16 bits y 32 bits. Con esto, existe una ventaja de rendimiento significativa cuando se acepta una precisión menor (por ejemplo: procesar dos números de media precisión a la misma velocidad que un solo número de precisión simple ).

Nvidia introdujo la rasterización y el binning basados ​​en mosaicos con Maxwell [ 48] y esta fue una de las razones principales para el aumento de la eficiencia de Maxwell. En enero, AnandTech asumió que Vega finalmente alcanzaría a Nvidia en cuanto a optimizaciones de eficiencia energética debido al nuevo "DSBR (Draw Stream Binning Rasterizer)" que se introduciría con Vega. [49]

También agregó soporte para una nueva etapa de sombreado : sombreadores primitivos. [50] [51] Los sombreadores primitivos brindan un procesamiento de geometría más flexible y reemplazan los sombreadores de vértices y geometría en una secuencia de renderizado. A partir de diciembre de 2018, los sombreadores primitivos no se pueden usar porque aún no se han realizado los cambios necesarios en la API. [52]

Vega 10 y Vega 12 utilizan el proceso FinFET de 14 nm , desarrollado por Samsung Electronics y licenciado a GlobalFoundries . Vega 20 utiliza el proceso FinFET de 7 nm desarrollado por TSMC .

Papas fritas

GPU discretas:

Integrado en APU:

  • Raven Ridge [58] viene con VCN 1, que reemplaza a VCE y UVD y permite una decodificación VP9 con función fija completa.
  • Picasso
  • Renoir
  • Cézanne

Rendimiento de precisión

El rendimiento de punto flotante de doble precisión (FP64) de todas las GPU GCN de quinta generación, excepto Vega 20, es un dieciseisavo del rendimiento de FP32. Para Vega 20 con Radeon Instinct, esto es la mitad del rendimiento de FP32. Para Vega 20 con Radeon VII, esto es una cuarta parte del rendimiento de FP32. [59] Todas las GPU GCN de quinta generación admiten cálculos de punto flotante de media precisión (FP16), que es el doble del rendimiento de FP32.

Comparación de GPU GCN

  • La tabla contiene solo GPU discretas (incluidas las móviles). No se incluyen las APU (IGP) ni los SoC de consola.
Microarquitectura [60]Número de control nacional 1GCN2GCN 3GCN 4GCN 5
MorirTahití [61]Pitcairn [62]Cabo Verde [63]Öland [64]Hainan [65]Bonaire [66]Hawai [67]Topacio [68]Tonga [69]Fiyi [70]Ellesmere [71]Baffin [72]Lexa [73]Vega 10 [74]Vega 12 [75]Vega 20 [76]
Nombre en código 1???Tiran??IbizaIslandia??Polaris 10Polaris 11Polaris 12Tierra VerdeRefresco de tesorosDisparo a la luna
Variante(s)Nueva Zelanda
Malta		Wimbledon
Curazao
Neptuno
Trinidad		Venus Tropo del Chelsea
Heathrow

Litografía
de ópalo de Marte
Bancos Sun
Jet
Exo
Saturno
Tobago
Estrato
Esmeralda		Vesubio
Granada		Meso
Weston
Polaris 24		Amatista
antigua		CapsaicinaPolaris 20
Polaris 30		Polaris 21Polaris 23———
fabulosoTSMC  de 28 nmFundiciones globales  14 nm / 12 nm (Polaris 30)TSMC  de 7 nm
Tamaño de la matriz (mm 2 )352 / 365 (Malta)2121237756160438125366596232123103495Desconocido331
Transistores (millones)4.3132.8001.5009506902.0806.2001.5505.0008.9005.7003.0002.20012.500Desconocido13.230
Densidad de transistores (MTr/ mm2 )12,3 / 12,8 (Malta)13.212.212.313.014.212.413.714.924.624.421.425.3Desconocido40.0
Motores de cómputo asincrónicos28?84?4
Motores de geometría212—?—4?4
Motores de sombreado—4?42—
Programadores de hardware—2?2
Unidades de cómputo322010/8 (Chelsea)65 / 6 (Chorro)144463264361610642064
Procesadores de flujo20481280640 / 512 (Chelsea)384320 / 384 (avión a reacción)89628163842048409623041024640409612804096
Unidades de mapeo de texturas1288040/32 (Chelsea)2420 / 24 (Avión)5617624128256144644025680256
Unidades de salida de renderizado321681664832643216643264
OPS de plantilla Z12864166425616128256—
Caché L1  (KB)16 por unidad de cómputo (UC)
Caché L2 (KB)768512256128 / 256 (avión a reacción)256102425676820481024512409610244096
Motor central de visualización6.06.4—8.28.5—10.011.212.012.1
Descodificador de vídeo unificado3.24.0—4.2—5.06.06.37.07.2
Motor de codificación de vídeo1.0—2.0—3.03.44.04.1
Lanzamiento 2Diciembre de 2011Marzo de 2012Febrero de 2012Enero de 2013Mayo de 2015Marzo de 2013Octubre de 20132014Agosto de 2014Junio ​​de 2015Junio ​​de 2016Agosto de 2016Abril de 2017Junio ​​de 2017Noviembre de 2018Noviembre de 2018
Serie (Familia)Islas del SurIslas del marIslas volcánicasIslas piratasIslas árticasVegaVega II
NotasMóvil/OEMMóvil/OEMmóvil

1 No se incluyen los nombres de código antiguos, como Treasure (Lexa) o Hawaii Refresh (Ellesmere).
2 Fecha de lanzamiento inicial. No se incluyen las fechas de lanzamiento de chips variantes, como Polaris 20 (abril de 2017).

Véase también

  • Sitio web oficial de Graphics Core Next (GCN) de AMD.com

Referencias

  1. ^ AMD Developer Central (31 de enero de 2014). "GS-4106 La arquitectura AMD GCN: un curso intensivo, por Layla Mah". Slideshare.net .
  2. ^ "AMD lanza la tarjeta gráfica de una sola GPU más rápida del mundo: la AMD Radeon HD 7970" (Comunicado de prensa). AMD. 22 de diciembre de 2011. Archivado desde el original el 20 de enero de 2015 . Consultado el 20 de enero de 2015 .
  3. ^ Gulati, Abheek (11 de noviembre de 2019). "An Architectural Deep-Dive into AMD's TeraScale, GCN & RDNA GPU Architectures". Medium . Consultado el 12 de diciembre de 2021 .
  4. ^ "Foros de la comunidad AMD". Community.amd.com . 15 de julio de 2016.
  5. ^ "Amdgpu del backend de LLVM". Llvm.org .
  6. ^ "Cambios, nuevas funciones y correcciones en la serie de lanzamientos de GCC 9" . Consultado el 13 de noviembre de 2019 .
  7. ^ "Compatibilidad con descarga de AMD GCN" . Consultado el 13 de noviembre de 2019 .
  8. ^ "Iniciativa AMD Boltzmann: Interfaz de cómputo heterogéneo para portabilidad (HIP)". 16 de noviembre de 2015. Archivado desde el original el 26 de enero de 2016. Consultado el 8 de diciembre de 2019 .
  9. ^ Smith, Ryan (5 de enero de 2017). "The AMD Vega GPU Architecture Preview". Anandtech.com . Consultado el 11 de julio de 2017 .
  10. ^ Smith, Ryan. "AMD profundiza en el sombreado asincrónico". Anandtech.com .
  11. ^ "Productos conformes". Khronos.org . 26 de octubre de 2017.
  12. ^ Documento técnico sobre núcleos de cómputo (PDF) . AMD. 2014. pág. 5.
  13. ^ ab Smith, Ryan (21 de diciembre de 2011). "Vista previa de Graphics Core Next de AMD". Anandtech.com . Consultado el 18 de abril de 2017 .
  14. ^ "Arquitectura Graphics Core Next (GCN) de AMD" (PDF) . TechPowerUp . Consultado el 26 de febrero de 2024 .
  15. ^ ab Mantor, Michael; Houston, Mike (15 de junio de 2011). "AMD Graphics Core Next" (PDF) . AMD . p. 40 . Consultado el 15 de julio de 2014 . Motor de cómputo asincrónico (ACE)
  16. ^ "Optimización de la ocupación de la GPU y el uso de recursos con grupos de subprocesos grandes". AMD GPUOpen . Consultado el 1 de enero de 2024 .
  17. ^ "Libro blanco AMD UnifiedVideoDecoder (UVD)" (PDF) . 15 de junio de 2012. Consultado el 20 de mayo de 2017 .
  18. ^ ab "No sólo una nueva arquitectura, sino también nuevas características". AnandTech . 21 de diciembre de 2011 . Consultado el 11 de julio de 2014 .
  19. ^ "Microarquitectura de Kaveri". SemiAccurate . 15 de enero de 2014.
  20. ^ Airlie, Dave (26 de noviembre de 2014). "Fusionar AMDKFD". freedesktop.org . Consultado el 21 de enero de 2015 .
  21. ^ "/drivers/gpu/drm". Kernel.org .
  22. ^ "[PATCH 00/83] Controlador de kernel AMD HSA". LKML . 10 de julio de 2014 . Consultado el 11 de julio de 2014 .
  23. ^ abcde Angelini, Chris (29 de junio de 2016). «Reseña de la AMD Radeon RX 480 de 8 GB». Tom's Hardware . p. 1 . Consultado el 11 de agosto de 2016 .
  24. ^ "Disección de la arquitectura de Polaris" (PDF) . 2016. Archivado desde el original (PDF) el 20 de septiembre de 2016. Consultado el 12 de agosto de 2016 .
  25. ^ Shrout, Ryan (29 de junio de 2016). «The AMD Radeon RX 480 Review – The Polaris Promise». PC Perspective . p. 2. Archivado desde el original el 10 de octubre de 2016 . Consultado el 12 de agosto de 2016 .
  26. ^ ab Smith, Ryan (29 de junio de 2016). "The AMD Radeon RX 480 Preview: Polaris Makes Its Mainstream Mark". AnandTech . p. 3 . Consultado el 11 de agosto de 2016 .
  27. ^ "La serie AMD Radeon HD 7000 será compatible con PCI-Express 3.0". TechPowerUp . Consultado el 21 de julio de 2011 .
  28. ^ "AMD detalla la arquitectura de GPU de próxima generación" . Consultado el 3 de agosto de 2011 .
  29. ^ Tony Chen; Jason Greaves, "Arquitectura Graphics Core Next (GCN) de AMD" (PDF) , AMD , archivado desde el original (PDF) el 18 de enero de 2023 , consultado el 13 de agosto de 2016
  30. ^ "Avance de Graphics Core Next de AMD: la nueva GPU de AMD, diseñada para computación". AnandTech . 21 de diciembre de 2011 . Consultado el 15 de julio de 2014 . Los nuevos motores de computación asíncronos de AMD sirven como procesadores de comandos para operaciones de computación en GCN. El propósito principal de los ACE será aceptar trabajo y enviarlo a las CU para su procesamiento.
  31. ^ "Gestión de la energía inactiva: presentación de ZeroCore Power". AnandTech.com . 22 de diciembre de 2011. Consultado el 29 de abril de 2015 .
  32. ^ "Probamos el procesador AMD Kaveri A10-7850K". AnandTech . 14 de enero de 2014 . Consultado el 7 de julio de 2014 .
  33. ^ "AMD Radeon R9-290X". 21 de noviembre de 2013.
  34. ^ "Descripción general de Carrizo" (PNG) . Images.anandtech.com . Consultado el 20 de julio de 2018 .
  35. ^ "Añadir compatibilidad con DCC". Freedesktop.org . 11 de octubre de 2015.
  36. ^ Smith, Ryan (10 de septiembre de 2014). "Revisión de la AMD Radeon R9 285". Anandtech.com . Consultado el 13 de marzo de 2017 .
  37. ^ ab Cutress, Ian (1 de junio de 2016). "AMD anuncia la séptima generación de APU". Anandtech.com . Consultado el 1 de junio de 2016 .
  38. ^ "Características de Radeon". www.x.org .
  39. ^ "Radeon Technologies Group – Enero de 2016 – Arquitectura AMD Polaris". Guru3d.com .
  40. ^ ab Smith, Ryan (5 de enero de 2017). "Adelanto de la arquitectura AMD Vega: mayor IPC, mosaico y más, disponible en el primer semestre de 2017". Anandtech.com . Consultado el 10 de enero de 2017 .
  41. ^ WhyCry (24 de marzo de 2016). «AMD confirma que Polaris 10 es Ellesmere y Polaris 11 es Baffin». VideoCardz . Consultado el 8 de abril de 2016 .
  42. ^ "Datos de hardware rápidos y completos para la serie Radeon RX 500 de AMD". www.3dcenter.org .
  43. ^ "AMD Polaris 23". TechPowerUp . Consultado el 12 de mayo de 2022 .
  44. ^ Oh, Nate (15 de noviembre de 2018). "Revisión de la AMD Radeon RX 590, con XFX y PowerColor: Polaris regresa (de nuevo)". anandtech.com . Consultado el 24 de noviembre de 2018 .
  45. ^ Kampman, Jeff (5 de enero de 2017). "Se levanta el telón sobre la arquitectura Vega de AMD". TechReport.com . Consultado el 10 de enero de 2017 .
  46. ^ Shrout, Ryan (5 de enero de 2017). "Vista previa de la arquitectura de la GPU AMD Vega: arquitectura de memoria rediseñada". PC Perspective . Consultado el 10 de enero de 2017 .
  47. ^ Kampman, Jeff (26 de octubre de 2017). "Se revelan las APU Ryzen 7 2700U y Ryzen 5 2500U de AMD". Techreport.com . Consultado el 26 de octubre de 2017 .
  48. ^ Raevenlord (1 de marzo de 2017). "Sobre la renderización basada en mosaicos de NVIDIA". techPowerUp .
  49. ^ "Vega Teaser: Rasterizador de binning de flujo de dibujo". Anandtech.com .
  50. ^ "Radeon RX Vega Revealed: AMD promises 4K gaming performance for $499 – Trusted Reviews". Trustedreviews.com . 31 de julio de 2017. Archivado desde el original el 14 de julio de 2017 . Consultado el 20 de marzo de 2017 .
  51. ^ "Se levanta el telón sobre la arquitectura Vega de AMD". Techreport.com . Archivado desde el original el 1 de septiembre de 2017. Consultado el 20 de marzo de 2017 .
  52. ^ Kampman, Jeff (23 de enero de 2018). "Los sombreadores primitivos de Radeon RX Vega necesitarán compatibilidad con API". Techreport.com . Consultado el 29 de diciembre de 2018 .
  53. ^ "ROCm-OpenCL-Runtime/libUtils.cpp en master · RadeonOpenCompute/ROCm-OpenCL-Runtime". github.com . 3 de mayo de 2017 . Consultado el 10 de noviembre de 2018 .
  54. ^ "Revisión de las AMD Radeon RX Vega 64 y RX Vega 56: Vega brilla intensamente". Anandtech.com . 14 de agosto de 2017 . Consultado el 16 de noviembre de 2017 .
  55. ^ "Vega Mobile de AMD llega: Vega Pro 20 y 16 en las MacBook Pro actualizadas en noviembre". Anandtech.com . 30 de octubre de 2018 . Consultado el 10 de noviembre de 2018 .
  56. ^ "AMD anuncia los aceleradores Radeon Instinct MI60 y MI50: impulsados ​​por Vega de 7 nm". Anandtech.com . 6 de noviembre de 2018 . Consultado el 10 de noviembre de 2018 .
  57. ^ "AMD presenta la primera GPU para juegos de 7 nm del mundo: ofrece un rendimiento excepcional y experiencias increíbles para jugadores, creadores y entusiastas" (Comunicado de prensa). Las Vegas, Nevada: AMD. 9 de enero de 2019. Consultado el 12 de enero de 2019 .
  58. ^ Ferreira, Bruno (16 de mayo de 2017). "Las APU móviles Ryzen llegarán a una computadora portátil cerca de ti". Tech Report . Consultado el 16 de mayo de 2017 .
  59. ^ "AMD presenta las primeras GPU de 7 nm para centros de datos del mundo: impulsan la próxima era de la inteligencia artificial, la computación en la nube y la computación de alto rendimiento (HPC) | AMD". AMD.com (Comunicado de prensa). 6 de noviembre de 2018. Consultado el 10 de noviembre de 2018 .
  60. ^ "RadeonFeature". x.Org . Consultado el 21 de noviembre de 2022 .
  61. ^ "Especificaciones de la GPU AMD Tahiti". TechPowerUp . Consultado el 20 de noviembre de 2022 .
  62. ^ "Especificaciones de la GPU AMD Pitcairn". TechPowerUp . Consultado el 20 de noviembre de 2022 .
  63. ^ "Especificaciones de la GPU AMD Cape Verde". TechPowerUp . Consultado el 20 de noviembre de 2022 .
  64. ^ "Especificaciones de la GPU AMD Oland". TechPowerUp . Consultado el 20 de noviembre de 2022 .
  65. ^ "Especificaciones de la GPU AMD Hainan". TechPowerUp . Consultado el 20 de noviembre de 2022 .
  66. ^ "Especificaciones de la GPU AMD Bonaire". TechPowerUp . Consultado el 21 de noviembre de 2022 .
  67. ^ "Especificaciones de la GPU AMD Hawaii". TechPowerUp . Consultado el 21 de noviembre de 2022 .
  68. ^ "Especificaciones de la GPU AMD Topaz". TechPowerUp . Consultado el 21 de noviembre de 2022 .
  69. ^ "Especificaciones de la GPU AMD Tonga". TechPowerUp . Consultado el 21 de noviembre de 2022 .
  70. ^ "Especificaciones de la GPU AMD Fiji". TechPowerUp . Consultado el 21 de noviembre de 2022 .
  71. ^ "Especificaciones de la GPU AMD Ellesmere". TechPowerUp . Consultado el 21 de noviembre de 2022 .
  72. ^ "Especificaciones de la GPU AMD Baffin". TechPowerUp . Consultado el 21 de noviembre de 2022 .
  73. ^ "Especificaciones de la GPU AMD Lexa". TechPowerUp . Consultado el 21 de noviembre de 2022 .
  74. ^ "Especificaciones de la GPU AMD Vega 10". TechPowerUp . Consultado el 21 de noviembre de 2022 .
  75. ^ "Especificaciones de la GPU AMD Vega 12". TechPowerUp . Consultado el 21 de noviembre de 2022 .
  76. ^ "Especificaciones de la GPU AMD Vega 20". TechPowerUp . Consultado el 21 de noviembre de 2022 .
Obtenido de "https://es.wikipedia.org/w/index.php?title=Graphics_Core_Next&oldid=1244407015"