Crisis de ETRAX

ETRAX CRIS es una ISA RISC y una serie de CPU diseñadas y fabricadas por Axis Communications para su uso en sistemas integrados desde 1993. [1] El nombre es un acrónimo de las características del chip: Ethernet, Token Ring, AXis - Code Reduced Instruction Set . La compatibilidad con Token Ring se ha eliminado de los chips más recientes porque se ha vuelto obsoleta.

Tipos de chips

El CGA-1 (Coax Gate Array) fue el primer microprocesador desarrollado por Axis Communications. Contiene comunicaciones IBM 3270 (coaxial) e IBM 5250 ( Twinax ). El chip tiene un microcontrolador y varias E/S, como serial y paralela. El chip CGA-1 fue diseñado por Martin Gren y Staffan Göransson. [2]

Una cámara de red reconfigurable Elphel basada en CPU ETRAX FS y FPGA Xilinx Spartan 3e.
Una placa FOX LX 4+16 (4 MB flash y 16 MB SDRAM).

E-TRAX

ETRAX100LX

En 2000, Axis presentó el SoC ETRAX 100LX, que cuenta con una MMU , un controlador USB y una interfaz SDRAM . La CPU tiene una capacidad de 100 MIPS . El chip puede ejecutar el núcleo Linux sin modificaciones, excepto por el soporte de bajo nivel. [5] El TDP máximo del chip es de 0,35 vatios. A partir del núcleo Linux 4.17, la arquitectura se ha abandonado por estar obsoleta. [6]

Presupuesto:

  • Núcleo de CPU RISC de 32 bits
  • Controlador Ethernet de 10/100 Mbit/s
  • 4 puertos seriales asincrónicos
  • 2 puertos seriales sincrónicos
  • 2 puertos USB
  • 2 puertos paralelos
  • 4 puertos ATA (IDE)
  • 2 puertos SCSI estrechos (o 1 ancho)
  • Soporte para SDRAM, Flash, EEPROM, SRAM

ETRAX 100LX MCM

El ETRAX 100LX MCM se basa en el ETRAX 100 LX. El chip tiene memoria flash interna, SDRAM y un receptor Ethernet PHYceiver . El chip puede venir con 2 MB de memoria flash y 8 MB de SDRAM o con 4 MB de memoria flash y 16 MB de SDRAM.

ETRAX FS

Introducido en 2005 con soporte completo para Linux 2.6, el chip presenta:

  • Un núcleo de CPU RISC CRIS de 32 bits y 200 MIPS con caché de instrucciones y datos de 16 kB
  • 128 kB de RAM en chip
  • Dos controladores Ethernet de 10/100 Mbit/s
  • Acelerador de cifrado compatible con AES , DES , Triple DES , SHA-1 y MD5
  • Procesador de E/S compatible con PC-Card , PCI , USB, SCSI y ATA

Artepec

El chip codificador de imágenes en tiempo real de Axis (ARTPEC) es un sistema en un chip ( SoC ) desarrollado por Axis Communications. Actualmente existen ocho generaciones del chip, todas las cuales ejecutan AXIS OS, una versión modificada de Linux diseñada para dispositivos integrados . No todos los productos desarrollados por Axis Communications utilizan su chip personalizado. El chip se encuentra normalmente en dispositivos de alto rendimiento, como cámaras de gama alta, mientras que los dispositivos de menor costo utilizan SoC de Ambarella . [7]

El ASIC ARTPEC-1 es el primer ASIC diseñado internamente por Axis Communications para vídeo en red. El desarrollo inicial comenzó en 1996 para admitir la compresión y codificación de vídeo por hardware. En ese momento, no había procesadores disponibles para vídeo en red. Su firmware interno se basa en un sistema operativo integrado llamado μClinux, que luego se conocería como Embedded Linux .

El SoC ARTPEC-2, lanzado en 2003, se basa en la arquitectura ETRAX CRIS. A diferencia del ARTPEC-1, que depende de una CPU externa, el ARTPEC-2 tiene una CPU ETRAX interna que mejora la eficiencia energética y el rendimiento. El SoC tiene un codificador y decodificador MPEG-4 que reduce el ancho de banda al transmitir y grabar video.

El SoC ARTPEC-3, lanzado en 2007, se basa en la arquitectura ETRAX CRIS. Es el primer SoC desarrollado por Axis que admite el estándar H.264 para codificación de vídeo. El canal de procesamiento de imágenes es capaz de capturar una fuente de vídeo de 1080P a 30 fotogramas por segundo.

El SoC ARTPEC-4, lanzado en 2011, tiene una CPU MIPS multiproceso de un solo núcleo (34Kc) . El flujo de procesamiento de imágenes se basa en ETRAX CRIS. El SoC tiene Lightfinder, una tecnología que permite que una cámara vea el color en condiciones de luz difíciles y P-Iris que reduce la refracción de la lente. [8]

El SoC ARTPEC-5, lanzado en 2013, tiene una CPU MIPS de doble núcleo (1004Kf) con dos subprocesos de hardware y compatibilidad con multiprocesamiento simétrico . El flujo de procesamiento de imágenes se basa en ETRAX CRIS. El chip aumenta activamente los detalles forenses en una escena a través de una tecnología llamada Forensic Capture y reduce el ancho de banda mientras preserva los detalles forenses en una imagen a través de una tecnología llamada Zipstream.

El SoC ARTPEC-6, lanzado en 2017, está equipado con una CPU ARM Cortex-A9 . El flujo de procesamiento de imágenes se basa en ETRAX CRIS. El SoC es capaz de capturar videos 4K a 30 cuadros por segundo. El chip aumenta activamente los detalles forenses en una escena a través de una tecnología llamada Forensic WDR y ejecuta análisis de video . [9]

El SoC ARTPEC-7, lanzado en 2019, está equipado con una CPU ARM Cortex-A9. El flujo de procesamiento de imágenes se basa en ETRAX CRIS. Este es el primer SoC desarrollado por Axis que admite el estándar H.265 para codificación de video. ARTPEC-7 tiene características como arranque seguro que evita el arranque de firmware no autorizado, mejoras en la captura de imágenes con poca luz a través de Lightfinder 2.0 y un procesador de aprendizaje automático . [10]

El SoC ARTPEC-8, lanzado en 2021, está equipado con una CPU ARM Cortex-A53 . El SoC es similar a su predecesor y utiliza el mismo flujo de procesamiento de imágenes, codificadores de video y funciones de seguridad. El procesador, enfocado principalmente en el aprendizaje automático para el análisis de video, cuenta con un procesador de aprendizaje profundo . [11]

Referencias

  1. ^ axis.com - Historial de desarrollo de chips Axis Archivado el 30 de mayo de 2010 en Wayback Machine.
  2. ^ "30 años de hitos" (PDF) . Axis Communications .
  3. ^ Zander, Per. "Axis Communications: un mundo de redes inteligentes" (PDF) .
  4. ^ "ETRAX 100: especificaciones técnicas". 1 de enero de 1999. Archivado desde el original el 17 de octubre de 2000.
  5. ^ El código fuente del núcleo Linux en /arch/cris contenía las adiciones específicas de CPU de bajo nivel necesarias para que el núcleo Linux pudiera ejecutarse en las CPU ETRAX/Cris. (Véase, por ejemplo, https://git.kernel.org/pub/scm/linux/kernel/git/torvalds/linux.git/tree/arch/cris?h=v4.13-rc4)
  6. ^ "Archivo del kernel de Linux: [PARCHE 00/16] eliminar ocho arquitecturas obsoletas".
  7. ^ ipvideomarket (30 de agosto de 2019). "Cómo saber si tu cámara usa chips Hisilicon de Huawei". IPVM . Consultado el 23 de julio de 2022 .
  8. ^ "Axis utiliza el procesador MIPS32 34Kc en cámaras de vídeo". automation.com . Consultado el 22 de septiembre de 2023 .
  9. ^ "La tecnología Axis Forensic WDR aporta capacidades de amplio rango dinámico sin precedentes a las nuevas cámaras de alta resolución". Al Bawaba . Consultado el 8 de junio de 2022 .
  10. ^ Jakobsson, Anton. "Distribución de una red neuronal en cámaras Axis".
  11. ^ "StackPath". www.securityinfowatch.com . 27 de septiembre de 2021 . Consultado el 8 de junio de 2022 .
  • Página de inicio
  • Wiki de desarrolladores
Obtenido de "https://es.wikipedia.org/w/index.php?title=ETRAX_CRIS&oldid=1225341137"