PowerPC e500

Este artículo incluye una lista de referencias , lecturas relacionadas o enlaces externos , pero sus fuentes no están claras porque carece de citas en línea . Ayúdenos a mejorar este artículo introduciendo citas más precisas. ( Septiembre de 2017 ) ( Aprenda cómo y cuándo eliminar este mensaje )

El PowerPC e500 es un núcleo de microprocesador de 32 bits de Freescale Semiconductor . El núcleo es compatible con la especificación PowerPC Book E anterior, así como con Power ISA v.2.03 . ^{[ cita requerida ]} Tiene una doble emisión, canalización de siete etapas con FPU (a partir de la versión 2 en adelante), cachés L1 de datos e instrucciones de 32/32 KiB y caché frontal L2 de 256, 512 o 1024 KiB. Las velocidades varían de 533 MHz a 1,5 GHz, y el núcleo está diseñado para ser altamente configurable y satisfacer las necesidades específicas de las aplicaciones integradas con características como la interfaz de operación de múltiples núcleos para unidades de procesamiento de aplicaciones auxiliares (APU).

El e500 alimenta los procesadores de red de sistema en chip (SoC) PowerQUICC III de alto rendimiento y todos ellos comparten un esquema de nombres común, MPC85xx . El nuevo QorIQ de Freescale es el paso evolutivo del PowerQUICC III y también se basará en núcleos e500.

Hay tres versiones del núcleo e500, a saber, el e500v1 original , el e500v2 y el e500mc .

Una evolución de 64 bits del núcleo e500mc se llama núcleo e5500 y se introdujo en 2010, y un núcleo e6500 posterior agregó capacidades de subprocesamiento múltiple en 2012.

• Compatibilidad con las extensiones SPE (motor de procesamiento de señales). El archivo de registro de números enteros se amplía a un ancho de 64 bits. Las instrucciones que no son SPE solo acceden y escriben en los 32 bits inferiores. Sin embargo, las instrucciones SPE SIMD leen y escriben desde los 64 bits completos. Estas extensiones se superponen con las instrucciones de cadena y AltiVec .
• Compatibilidad con SPESFP (Single Precision Embedded Scalar Floating Point). Se trata de una nueva unidad de punto flotante que se diferencia de la FPU clásica, que no está presente en los modelos e500v1 y e500v2. SPESFP utiliza el archivo de registro de números enteros. No es totalmente compatible con IEEE754.

Las principales mejoras del e500v2 con respecto al e500v1 incluyen:

• Aumento del espacio de direcciones físicas de 32 bits (4 GiB) a 36 bits (64 GiB). Este cambio significa que los dispositivos basados ​​en e500v2 suelen utilizar un paquete de soporte de placa (BSP) más avanzado que los dispositivos basados ​​en e500v1, ya que varias unidades periféricas han pasado a direcciones físicas superiores a 4 GiB.
• Adición de tamaños de página variables de 1 GiB y 4 GiB
• Se agregó compatibilidad con DPESFP (punto flotante escalar integrado de doble precisión). Basándose en SPESFP, estas instrucciones acceden a ambas mitades del registro de números enteros de 64 bits.
• Duplicación del tamaño y la asociatividad de la matriz de 4K páginas de segundo nivel de la MMU (de 256 entradas y 2 vías a 512 entradas y 4 vías)
• Aumento de 3 a 5 errores máximos de caché de datos pendientes
• Adición de la base de tiempo alternativa para marcas de tiempo de granularidad de ciclo

Freescale introdujo el e500mc en la familia de chips QorIQ en junio de 2008. El e500mc tiene las siguientes características:

• Power ISA v.2.06 , que incluye funcionalidad de hipervisor y virtualización para plataformas integradas.
• Se ha restablecido la unidad de punto flotante "clásica".
• Se eliminan SPE, SPESFP y DPESFP, y el archivo de registro de enteros vuelve a tener 32 bits.
• Admite desde dos hasta más de 32 núcleos (no necesariamente el mismo tipo de núcleos) en un solo chip.
• Admite la estructura de comunicaciones CoreNet para conectar núcleos y aceleradores de rutas de datos.
• Los núcleos e500mc tienen cachés L2 privados, pero normalmente comparten otras funciones como cachés L3, controladores de memoria, núcleos de aceleración específicos de la aplicación, E/S y demás.

Todos los dispositivos PowerQUICC 85xx se basan en núcleos e500v1 o e500v2, la mayoría de ellos en este último.

En junio de 2008, Freescale anunció la marca QorIQ , microprocesadores basados ​​en la familia de núcleos e500.

En el software libre y de código abierto , la familia e500/MPC85xx (menos el e500mc, que no tiene SPE) se conoce generalmente como "PPC SPE" (powerpcspe), y la EABI se conoce como "eabispe". Tanto GCC (antes de la versión 9) como LLVM ^[1] ofrecen soporte para compilar en esta plataforma, y ​​QEMU proporciona emulación. Debian ofreció un puerto no oficial para el e500v2. ^[2]

• PowerQUICC
• QorIQ
• PowerPC e200
• PowerPC e5500

• Página PowerQUICC de Freescale
• Manual de referencia de la familia de procesadores PowerPC e500 Core de Freescale