Dispositivo multipuerta
Transistor de efecto de campo MOS con más de una puerta
Un MOSFET de doble puerta y símbolo esquemático
Parte de una serie de artículos sobre
Nanoelectrónica
Electrónica de una sola molécula
Nanoelectrónica de estado sólido
Enfoques relacionados
Portales
icono Portal de electrónica

Un dispositivo multipuerta , MOSFET multipuerta o transistor de efecto de campo multipuerta ( MuGFET ) se refiere a un transistor de efecto de campo de metal-óxido-semiconductor (MOSFET) que tiene más de una compuerta en un solo transistor. Las múltiples compuertas pueden ser controladas por un solo electrodo de compuerta, en donde las múltiples superficies de compuerta actúan eléctricamente como una sola compuerta, o por electrodos de compuerta independientes. Un dispositivo multipuerta que emplea electrodos de compuerta independientes a veces se denomina transistor de efecto de campo de múltiples compuertas independientes ( MIGFET ). Los dispositivos multipuerta más utilizados son el FinFET (transistor de efecto de campo de aletas) y el GAAFET (transistor de efecto de campo de compuerta envolvente), que son transistores no planares o transistores 3D .

Los transistores multipuerta son una de las varias estrategias que están desarrollando los fabricantes de semiconductores MOS para crear microprocesadores y celdas de memoria cada vez más pequeños , coloquialmente conocidas como la extensión de la ley de Moore (en su versión estrecha y específica sobre el escalamiento de densidad, exclusiva de su descuidada combinación histórica con el escalamiento de Dennard ). [1] Los esfuerzos de desarrollo de transistores multipuerta han sido informados por el Laboratorio Electrotécnico , Toshiba , Grenoble INP , Hitachi , IBM , TSMC , UC Berkeley , Infineon Technologies , Intel , AMD , Samsung Electronics , KAIST , Freescale Semiconductor y otros, y el ITRS predijo correctamente que dichos dispositivos serán la piedra angular de las tecnologías de sub-32 nm . [2] El principal obstáculo para la implementación generalizada es la capacidad de fabricación, ya que los diseños tanto planares como no planares presentan desafíos significativos, especialmente con respecto a la litografía y el modelado. Otras estrategias complementarias para el escalamiento de dispositivos incluyen ingeniería de tensión de canal , tecnologías basadas en silicio sobre aislante y materiales de compuerta metálica/ κ alto .

Los MOSFET de doble compuerta se utilizan comúnmente en mezcladores de frecuencias muy altas (VHF) y en amplificadores frontales de VHF sensibles. Están disponibles en fabricantes como Motorola , NXP Semiconductors y Hitachi . [3] [4] [5]

Tipos

Varios modelos multipuerta

En la literatura se pueden encontrar decenas de variantes de transistores multipuerta. En general, estas variantes se pueden diferenciar y clasificar en términos de arquitectura (diseño planar o no planar) y de número de canales/puertas (2, 3 o 4).

MOSFET de doble puerta planar (DGMOS)

Un MOSFET de doble compuerta planar (DGMOS) emplea procesos de fabricación planar convencionales (capa por capa) para crear dispositivos MOSFET (transistor de efecto de campo de metal-óxido-semiconductor) de doble compuerta, evitando los requisitos de litografía más estrictos asociados con las estructuras de transistores verticales no planares. En los transistores de doble compuerta planar, el canal de drenaje-fuente está intercalado entre dos pilas de compuerta/óxido de compuerta fabricadas independientemente. El principal desafío en la fabricación de tales estructuras es lograr una autoalineación satisfactoria entre las compuertas superior e inferior. [6]

FET flexible

FlexFET es un transistor planar de doble compuerta independiente con un MOSFET de compuerta superior de metal damasceno y una compuerta inferior JFET implantada que se alinean automáticamente en una zanja de compuerta. Este dispositivo es altamente escalable debido a su longitud de canal sublitográfico; extensiones de fuente y drenaje ultra superficiales no implantadas; regiones de fuente y drenaje elevadas no epi; y flujo de última compuerta. FlexFET es un verdadero transistor de doble compuerta en el sentido de que (1) tanto la compuerta superior como la inferior proporcionan la operación del transistor, y (2) la operación de las compuertas está acoplada de tal manera que la operación de la compuerta superior afecta la operación de la compuerta inferior y viceversa. [7] FlexFET fue desarrollado y es fabricado por American Semiconductor, Inc.

Transformador FinFET

Un dispositivo FinFET de doble puerta
Un MOSFET FinFET SOI
La NVIDIA GTX 1070 de 2016, que utiliza un chip Pascal basado en FinFET de 16 nm fabricado por TSMC

FinFET (transistor de efecto de campo de aletas) es un tipo de transistor no planar, o transistor "3D" (que no debe confundirse con los microchips 3D ). [8] El FinFET es una variación de los MOSFET tradicionales que se distingue por la presencia de un canal de inversión de "aleta" de silicio delgado en la parte superior del sustrato, lo que permite que la compuerta haga dos puntos de contacto: los lados izquierdo y derecho de la aleta. El grosor de la aleta (medido en la dirección de la fuente al drenaje) determina la longitud efectiva del canal del dispositivo. La estructura de compuerta envolvente proporciona un mejor control eléctrico sobre el canal y, por lo tanto, ayuda a reducir la corriente de fuga y superar otros efectos de canal corto .

El primer tipo de transistor FinFET se denominó "transistor de canal pobre empobrecido" o transistor "DELTA", que fue fabricado por primera vez por Digh Hisamoto, Toru Kaga, Yoshifumi Kawamoto y Eiji Takeda del Laboratorio de Investigación Central de Hitachi en 1989. [9] [10] [11] A fines de la década de 1990, Digh Hisamoto comenzó a colaborar con un equipo internacional de investigadores para desarrollar aún más la tecnología DELTA, incluido Chenming Hu de TSMC y un equipo de investigación de UC Berkeley que incluía a Tsu-Jae King Liu , Jeffrey Bokor , Xuejue Huang, Leland Chang, Nick Lindert, S. Ahmed, Cyrus Tabery, Yang-Kyu Choi, Pushkar Ranade, Sriram Balasubramanian, A. Agarwal y M. Ameen. En 1998, el equipo desarrolló los primeros FinFET de canal N y fabricó con éxito dispositivos con un proceso de hasta 17 nm. Al año siguiente, desarrollaron los primeros FinFET de canal P. [12] Acuñaron el término "FinFET" (transistor de efecto de campo de aletas) en un artículo de diciembre de 2000. [13]

En el uso actual, el término FinFET tiene una definición menos precisa. Entre los fabricantes de microprocesadores , AMD , IBM y Freescale describen sus esfuerzos de desarrollo de doble compuerta como desarrollo FinFET [14] , mientras que Intel evita usar el término cuando describe su arquitectura de tres compuertas estrechamente relacionada. [15] En la literatura técnica, FinFET se usa de manera algo genérica para describir cualquier arquitectura de transistor multicompuerta basada en aletas, independientemente del número de compuertas. Es común que un solo transistor FinFET contenga varias aletas, dispuestas una al lado de la otra y todas cubiertas por la misma compuerta, que actúan eléctricamente como una sola, para aumentar la fuerza y ​​el rendimiento de la unidad. [16] La compuerta también puede cubrir la totalidad de la(s) aleta(s).

En diciembre de 2002, TSMC (Taiwan Semiconductor Manufacturing Company) presentó un transistor de 25 nm que funcionaba con tan solo 0,7  voltios . El diseño "Omega FinFET" recibe su nombre de la similitud entre la letra griega omega (Ω) y la forma en que la compuerta envuelve la estructura de fuente/drenaje. Tiene un retardo de compuerta de tan solo 0,39  picosegundos (ps) para el transistor de tipo N y 0,88 ps para el de tipo P.

En 2004, Samsung Electronics demostró un diseño "Bulk FinFET", que hizo posible la producción en masa de dispositivos FinFET. Demostraron una memoria dinámica de acceso aleatorio ( DRAM ) fabricada con un proceso Bulk FinFET de 90  nm . [12] En 2006, un equipo de investigadores coreanos del Instituto Coreano Avanzado de Ciencia y Tecnología (KAIST) y el Centro Nacional Nano Fab desarrollaron un transistor de 3 nm , el dispositivo nanoelectrónico más pequeño del mundo , basado en la tecnología FinFET. [17] [18] En 2011, los investigadores de la Universidad Rice Masoud Rostami y Kartik Mohanram demostraron que los FINFET pueden tener dos puertas eléctricamente independientes, lo que brinda a los diseñadores de circuitos más flexibilidad para diseñar con puertas eficientes de bajo consumo. [19]

En 2012, Intel comenzó a utilizar FinFET para sus futuros dispositivos comerciales. Las filtraciones sugieren que el FinFET de Intel tiene una forma inusual de triángulo en lugar de rectángulo, y se especula que esto podría deberse a que un triángulo tiene una mayor resistencia estructural y se puede fabricar de manera más confiable o a que un prisma triangular tiene una relación área-volumen mayor que un prisma rectangular, lo que aumenta el rendimiento de conmutación. [20]

En septiembre de 2012, GlobalFoundries anunció planes para ofrecer una tecnología de proceso de 14 nanómetros con transistores tridimensionales FinFET en 2014. [21] El mes siguiente, la empresa rival TSMC anunció el inicio temprano o "de riesgo" de la producción de FinFET de 16 nm en noviembre de 2013. [22]

En marzo de 2014, TSMC anunció que se acercaba a la implementación de varios procesos de fabricación de obleas de matriz FinFET de 16 nm : [23]

  • 16 nm FinFET (cuarto trimestre de 2014),
  • 16 nm FinFET+ ( aproximadamente [ aclarado ] para el cuarto trimestre de 2014),
  • "Turbo" FinFET de 16 nm (estimado en 2015-2016).

AMD lanzó GPU que utilizan su arquitectura de chip Polaris y están hechas en 14 nm FinFET en junio de 2016. [24] La compañía ha intentado producir un diseño para proporcionar un "salto generacional en eficiencia energética" y al mismo tiempo ofrecer velocidades de cuadro estables para gráficos, juegos, realidad virtual y aplicaciones multimedia. [25]

En marzo de 2017, Samsung y eSilicon anunciaron el lanzamiento de la producción de un ASIC FinFET de 14 nm en un paquete 2.5D. [26] [27]

Transistor de triple puerta

Un transistor de triple compuerta , también conocido como transistor de triple compuerta, es un tipo de MOSFET con una compuerta en tres de sus lados. [28] Un transistor de triple compuerta fue demostrado por primera vez en 1987 por un equipo de investigación de Toshiba que incluía a K. Hieda, Fumio Horiguchi y H. Watanabe. Se dieron cuenta de que el cuerpo completamente agotado (FD) de un transistor de silicio de volumen estrecho ayudaba a mejorar la conmutación debido a un efecto de polarización del cuerpo reducido. [29] [30] En 1992, el investigador de IBM Hon-Sum Wong demostró un MOSFET de triple compuerta . [31]

Intel anunció esta tecnología en septiembre de 2002. [32] Intel anunció "transistores de triple compuerta" que maximizan el "rendimiento de conmutación de transistores y reducen las fugas de energía". Un año después, en septiembre de 2003, AMD anunció que estaba trabajando en una tecnología similar en la Conferencia Internacional sobre Dispositivos y Materiales de Estado Sólido. [33] [34] No se hicieron más anuncios de esta tecnología hasta el anuncio de Intel en mayo de 2011, aunque se afirmó en la IDF 2011 que demostraron un chip SRAM funcional basado en esta tecnología en la IDF 2009. [35]

El 23 de abril de 2012, Intel lanzó una nueva línea de CPU, denominada Ivy Bridge , que cuenta con transistores tri-gate. [36] [37] Intel ha estado trabajando en su arquitectura tri-gate desde 2002, pero tardó hasta 2011 en resolver los problemas de producción en masa. El nuevo estilo de transistor se describió el 4 de mayo de 2011 en San Francisco. [38] Se anunció que se esperaba que las fábricas de Intel realizaran actualizaciones durante 2011 y 2012 para poder fabricar las CPU Ivy Bridge. [39] Se anunció que los nuevos transistores también se utilizarían en los chips Atom de Intel para dispositivos de bajo consumo. [38]

Intel utilizó la fabricación de triple compuerta para la arquitectura de transistores no planares utilizada en los procesadores Ivy Bridge , Haswell y Skylake . Estos transistores emplean una única compuerta apilada sobre dos compuertas verticales (una única compuerta envuelve tres lados del canal), lo que permite que los electrones viajen en una superficie tres veces mayor. Intel informa que sus transistores de triple compuerta reducen las fugas y consumen mucha menos energía que los transistores anteriores. Esto permite una velocidad hasta un 37 % mayor o un consumo de energía inferior al 50 % del tipo anterior de transistores utilizados por Intel. [40] [41]

Intel explica: "El control adicional permite que fluya la mayor cantidad posible de corriente al transistor cuando el transistor está en el estado 'encendido' (para mejorar el rendimiento), y lo más cerca de cero posible cuando está en el estado 'apagado' (para minimizar el consumo), y permite que el transistor cambie muy rápidamente entre los dos estados (de nuevo, para mejorar el rendimiento)". [42] Intel ha declarado que todos los productos posteriores a Sandy Bridge se basarán en este diseño.

El término tri-gate se utiliza a veces de forma genérica para designar cualquier FET multigate con tres puertas o canales efectivos. [43]

Transistor de efecto de campo con compuerta alrededor (GAAFET)

Los transistores de efecto de campo con compuertas en todas direcciones (GAAFET) son los sucesores de los FinFET, ya que pueden funcionar en tamaños inferiores a 7 nm. IBM los utilizó para demostrar la tecnología de proceso de 5 nm .

El GAAFET, también conocido como transistor de compuerta circundante (SGT), [44] [45] es similar en concepto a un FinFET excepto que el material de la compuerta rodea la región del canal en todos los lados. Dependiendo del diseño, los FET de compuerta circundante pueden tener dos o cuatro compuertas efectivas. Los FET de compuerta circundante se han caracterizado con éxito tanto teórica como experimentalmente. [46] [47] También se han grabado con éxito en nanocables de InGaAs , que tienen una mayor movilidad de electrones que el silicio. [48]

Un MOSFET de compuerta envolvente (GAA) fue demostrado por primera vez en 1988, por un equipo de investigación de Toshiba que incluía a Fujio Masuoka , Hiroshi Takato y Kazumasa Sunouchi, quienes demostraron un GAAFET de nanocables verticales al que llamaron "transistor de compuerta envolvente" (SGT). [49] [50] [45] Masuoka, mejor conocido como el inventor de la memoria flash , luego dejó Toshiba y fundó Unisantis Electronics en 2004 para investigar la tecnología de compuerta envolvente junto con la Universidad de Tohoku . [51] En 2006, un equipo de investigadores coreanos del Instituto Avanzado de Ciencia y Tecnología de Corea (KAIST) y el Centro Nacional Nano Fab desarrollaron un transistor de 3 nm , el dispositivo nanoelectrónico más pequeño del mundo , basado en la tecnología FinFET de compuerta envolvente (GAA). [52] [18] Los transistores GAAFET pueden hacer uso de materiales de compuerta de alto k/metal. Se han demostrado GAAFET con hasta 7 nanoláminas que permiten un mejor rendimiento y/o una menor huella del dispositivo. El ancho de las nanoláminas en GAAFET es controlable, lo que permite ajustar más fácilmente las características del dispositivo. [53]

A partir de 2020, Samsung e Intel han anunciado planes para producir en masa transistores GAAFET (específicamente transistores MBCFET), mientras que TSMC ha anunciado que continuará utilizando FinFET en su nodo de 3 nm, [54] a pesar de que TSMC está desarrollando transistores GAAFET. [55]

Transistor de efecto de campo (FET) de canal multipuente (MBC)

Un FET de canal multipuente (MBCFET) es similar a un GAAFET excepto por el uso de nanoláminas en lugar de nanocables. [56] MBCFET es una marca denominativa (marca registrada) registrada en los EE. UU. a nombre de Samsung Electronics. [57] Samsung planea producir en masa transistores MBCFET en el nodo de 3 nm para sus clientes de fundición. [58] Intel también está desarrollando RibbonFET, una variación de los transistores "nanoribbon" MBCFET. [59] [60] A diferencia de los FinFET, tanto el ancho como el número de láminas se pueden variar para ajustar la fuerza de accionamiento o la cantidad de corriente que el transistor puede impulsar a un voltaje determinado. Las láminas a menudo varían de 8 a 50 nanómetros de ancho. El ancho de las nanoláminas se conoce como Weff o ancho efectivo. [61] [62]

Necesidad de la industria

Los transistores planares han sido el núcleo de los circuitos integrados durante varias décadas, durante las cuales el tamaño de los transistores individuales ha disminuido de manera constante. A medida que disminuye el tamaño, los transistores planares sufren cada vez más el indeseable efecto de canal corto, especialmente la corriente de fuga "en estado de inactividad", que aumenta la potencia en reposo requerida por el dispositivo. [63]

En un dispositivo multipuerta, el canal está rodeado por varias puertas en múltiples superficies. Por lo tanto, proporciona un mejor control eléctrico sobre el canal, lo que permite una supresión más efectiva de la corriente de fuga en "estado apagado". Las puertas múltiples también permiten una corriente mejorada en el estado "encendido", también conocida como corriente de excitación. Los transistores multipuerta también proporcionan un mejor rendimiento analógico debido a una mayor ganancia intrínseca y una menor modulación de la longitud del canal. [64] Estas ventajas se traducen en un menor consumo de energía y un mejor rendimiento del dispositivo. Los dispositivos no planares también son más compactos que los transistores planares convencionales, lo que permite una mayor densidad de transistores que se traduce en una microelectrónica general más pequeña.

Desafíos de la integración

Los principales desafíos para la integración de dispositivos multipuerta no planares en los procesos de fabricación de semiconductores convencionales incluyen:

  • Fabricación de una fina "aleta" de silicio de decenas de nanómetros de ancho
  • Fabricación de compuertas acopladas en múltiples lados de la aleta.

Modelado compacto

Diferentes estructuras FinFET que se pueden modelar mediante BSIM-CMG

BSIMCMG106.0.0, [65] lanzado oficialmente el 1 de marzo de 2012 por UC Berkeley BSIM Group , es el primer modelo estándar para FinFET. BSIM-CMG está implementado en Verilog-A . Las formulaciones basadas en el potencial de superficie física se derivan para modelos intrínsecos y extrínsecos con dopaje de cuerpo finito. Los potenciales de superficie en los extremos de fuente y drenaje se resuelven analíticamente con efectos de poli-agotamiento y mecánicos cuánticos. El efecto del dopaje de cuerpo finito se captura a través de un enfoque de perturbación. La solución de potencial de superficie analítica concuerda estrechamente con los resultados de simulación de dispositivo 2-D. Si la concentración de dopaje de canal es lo suficientemente baja como para ser descuidada, la eficiencia computacional se puede mejorar aún más configurando un indicador específico (COREMOD = 1).

Este modelo captura todo el comportamiento importante de los transistores multipuerta (MG). La inversión de volumen se incluye en la solución de la ecuación de Poisson , por lo que la formulación I–V posterior captura automáticamente el efecto de inversión de volumen. El análisis del potencial electrostático en el cuerpo de los MOSFET MG proporcionó una ecuación modelo para los efectos de canal corto (SCE). El control electrostático adicional de las puertas finales (puertas superiores/inferiores) (puerta triple o cuádruple) también se captura en el modelo de canal corto.

Véase también

Referencias

  1. ^ Risch, L. "Impulsando la CMOS más allá de la hoja de ruta", Actas de ESSCIRC, 2005, pág. 63.
  2. ^ Tabla 39b Archivado el 27 de septiembre de 2007 en Wayback Machine .
  3. ^ "Hoja de datos de Motorola 3N201 - Datasheetspdf.com". Datasheetpdf.com . Consultado el 8 de enero de 2023 .
  4. ^ "Hoja de datos 3SK45 - Alldatasheet.com" (PDF) . Consultado el 8 de enero de 2023 .
  5. ^ "Hoja de datos BF1217WR" (PDF) . Consultado el 8 de enero de 2023 .
  6. ^ Wong, HS.; Chan, K.; Taur, Y. (10 de diciembre de 1997). "MOSFET de doble puerta autoalineado (superior e inferior) con un canal de silicio de 25 nm de espesor". International Electron Devices Meeting. IEDM Technical Digest . págs. 427–430. doi :10.1109/IEDM.1997.650416. ISBN . 978-0-7803-4100-5. ISSN  0163-1918. S2CID  20947344.
  7. ^ Wilson, D.; Hayhurst, R.; Oblea, A.; Parke, S.; Hackler, D. "Flexfet: transistor SOI de doble compuerta independiente con Vt variable y funcionamiento a 0,5 V que logra una pendiente de subumbral casi ideal" Conferencia SOI, IEEE International 2007 [1]
  8. ^ "¿Qué es Finfet?". Computer Hope . 26 de abril de 2017. Consultado el 4 de julio de 2019 .
  9. ^ "Ganadores del premio IEEE Andrew S. Grove". Premio IEEE Andrew S. Grove . Instituto de Ingenieros Eléctricos y Electrónicos . Archivado desde el original el 9 de septiembre de 2018. Consultado el 4 de julio de 2019 .
  10. ^ Colinge, JP (2008). FinFET y otros transistores multipuerta. Springer Science & Business Media. Págs. 11 y 39. ISBN. 978-0-387-71751-7.
  11. ^ Hisamoto, D.; Kaga, T.; Kawamoto, Y.; Takeda, E. (diciembre de 1989). "Un transistor de canal pobre completamente agotado (DELTA): un nuevo MOSFET SOI ultradelgado vertical". International Technical Digest on Electron Devices Meeting . págs. 833–836. doi :10.1109/IEDM.1989.74182. S2CID  114072236.
  12. ^ ab Tsu-Jae King, Liu (11 de junio de 2012). "FinFET: Historia, fundamentos y futuro". Universidad de California, Berkeley . Curso breve sobre tecnología VLSI . Consultado el 9 de julio de 2019 .
  13. ^ Hisamoto, Digh; Hu, Chenming ; Bokor, J.; King, Tsu-Jae; Anderson, E.; et al. (diciembre de 2000). "FinFET: un MOSFET de doble puerta autoalineado escalable a 20 nm". IEEE Transactions on Electron Devices . 47 (12): 2320–2325. Bibcode :2000ITED...47.2320H. CiteSeerX 10.1.1.211.204 . doi :10.1109/16.887014. 
  14. ^ "AMD Newsroom". Amd.com. 10 de septiembre de 2002. Archivado desde el original el 13 de mayo de 2010. Consultado el 7 de julio de 2015 .
  15. ^ "Innovaciones en tecnología de silicio de Intel". Intel.com. Archivado desde el original el 3 de septiembre de 2011. Consultado el 10 de marzo de 2014 .
  16. ^ Shimpi, Anand Lal. "Intel anuncia los primeros transistores 3D Tri-Gate de 22 nm, que se comercializarán en el segundo semestre de 2011". www.anandtech.com .
  17. ^ "Todavía hay espacio en el fondo. (Transistor nanométrico desarrollado por Yang-kyu Choi del Instituto Avanzado de Ciencia y Tecnología de Corea)", Nanoparticle News , 1 de abril de 2006, archivado desde el original el 6 de noviembre de 2012
  18. ^ ab Lee, Hyunjin; et al. (2006). "FinFET de puerta versátil de sub-5 nm para escalamiento definitivo". Simposio de 2006 sobre tecnología VLSI, 2006. Compendio de artículos técnicos . págs. 58-59. doi :10.1109/VLSIT.2006.1705215. hdl : 10203/698 . ISBN . 978-1-4244-0005-8. Número de identificación del sujeto  26482358.
  19. ^ Rostami, M.; Mohanram, K. (2011). "FinFET de doble puerta independiente de Vth$ para circuitos lógicos de baja potencia". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 30 (3): 337–349. doi :10.1109/TCAD.2010.2097310. hdl : 1911/72088 . S2CID  2225579.
  20. ^ "Los FinFET de Intel tienen menos aletas y más triángulos". EE Times. Archivado desde el original el 2013-05-31 . Consultado el 2014-03-10 .
  21. ^ "Globalfoundries busca superar a sus rivales de fabricación con un nuevo proceso". EE Times. Archivado desde el original el 2 de febrero de 2013. Consultado el 10 de marzo de 2014 .
  22. ^ "TSMC aprovecha el V8 de ARM en su camino hacia el FinFET de 16 nm". EE Times. Archivado desde el original el 1 de noviembre de 2012. Consultado el 10 de marzo de 2014 .
  23. ^ Josephine Lien; Steve Shen (31 de marzo de 2014). "Es probable que TSMC lance el proceso FinFET+ de 16 nm a finales de 2014 y "FinFET Turbo" más adelante en 2015-16". DIGITIMES . Consultado el 31 de marzo de 2014 .
  24. ^ Smith, Ryan. "Avance de la AMD Radeon RX 480: Polaris se impone en el mercado" . Consultado el 3 de junio de 2018 .
  25. ^ "AMD demuestra la revolucionaria arquitectura de GPU Polaris FinFET de 14 nm". AMD. 4 de enero de 2016. Consultado el 4 de enero de 2016 .
  26. ^ "Plataforma IP de alto rendimiento y gran ancho de banda para la tecnología de proceso Samsung 14LPP". 22 de marzo de 2017.
  27. ^ "Samsung y eSilicon presentan un procesador de red de 14 nm con solución SerDes Rambus 28G". 22 de marzo de 2017.
  28. ^ Colinge, JP (2008). FinFET y otros transistores multipuerta. Springer Science & Business Media . p. 12. ISBN 978-0-387-71751-7.
  29. ^ Hieda, K.; Horiguchi, Fumio; Watanabe, H.; Sunouchi, Kazumasa; Inoue, I.; Hamamoto, Takeshi (diciembre de 1987). "Nuevos efectos del transistor aislado de trinchera utilizando puertas de pared lateral". 1987 International Electron Devices Meeting . págs. 736–739. doi :10.1109/IEDM.1987.191536. S2CID  34381025.
  30. ^ Brozek, Tomasz (2017). Microelectrónica y nanoelectrónica: nuevos desafíos y soluciones para los dispositivos. CRC Press . pp. 116–7. ISBN 978-1-351-83134-5.
  31. ^ Wong, Hon-Sum (diciembre de 1992). "Inyección de corriente de compuerta e ionización por impacto superficial en MOSFET con un drenador virtual inducido por compuerta". International Technical Digest on Electron Devices Meeting . págs. 151–154. doi :10.1109/IEDM.1992.307330. ISBN 0-7803-0817-4.S2CID114058374  .​
  32. ^ Arquitectura de transistores de tres puertas no planares de alto rendimiento; Dr. Gerald Marcyk. Intel, 2002
  33. ^ [2] [ enlace muerto ]
  34. ^ "AMD detalla sus transistores de triple puerta". Xbitlabs.com. Archivado desde el original el 2014-03-10 . Consultado el 2014-03-10 .
  35. ^ "IDF 2011: Intel busca darle un mordisco a ARM y AMD con la tecnología 3D FinFET". DailyTech. Archivado desde el original el 10 de marzo de 2014. Consultado el 10 de marzo de 2014 .
  36. ^ Miller, Michael J. «Intel lanza Ivy Bridge: el primer procesador con transistor «Tri-Gate»». PC Magazine . Archivado desde el original el 28 de diciembre de 2019 . Consultado el 23 de abril de 2012 .
  37. ^ "Intel reinventa los transistores utilizando una nueva estructura 3D". Intel . Consultado el 5 de abril de 2011 .
  38. ^ ab "Los transistores se vuelven 3D mientras Intel reinventa el microchip". Ars Technica. 5 de mayo de 2011. Consultado el 7 de mayo de 2011 .
  39. ^ Murray, Matthew (4 de mayo de 2011). "Nuevos transistores Ivy Bridge Tri-Gate de Intel: 9 cosas que necesita saber". PC Magazine . Consultado el 7 de mayo de 2011 .
  40. ^ Cartwright J. (2011). «Intel entra en la tercera dimensión». Nature . doi : 10.1038/news.2011.274 . Consultado el 10 de mayo de 2015 .
  41. ^ Intel presentará la tecnología Tri-gate de 22 nm en el Simposio VLSI (ElectroIQ 2012) Archivado el 15 de abril de 2012 en Wayback Machine
  42. ^ "Por debajo de los 22 nm, los espaciadores se vuelven poco convencionales: entrevista con ASM". ELECTROIQ . Consultado el 4 de mayo de 2011 .
  43. ^ Dan Grabham (6 de mayo de 2011). «Transistores Tri-Gate de Intel: todo lo que necesita saber». TechRadar . Consultado el 21 de enero de 2022 .
  44. ^ Claeys, C.; Murota, J.; Tao, M.; Iwai, H.; Deleonibus, S. (2015). Integración de procesos ULSI 9. The Electrochemical Society . pág. 109. ISBN 978-1-60768-675-0.
  45. ^ ab Ishikawa, Fumitaro; Buyanova, Irina (2017). Nuevos nanocables semiconductores compuestos: materiales, dispositivos y aplicaciones. CRC Press . p. 457. ISBN 978-1-315-34072-2.
  46. ^ Singh, N.; Agarwal, A.; Bera, LK; Liow, TY; Yang, R.; Rustagi, SC; Tung, CH; Kumar, R.; Lo, GQ; Balasubramanian, N.; Kwong, D. (2006). "Dispositivos CMOS de puerta completa de nanocables de silicio totalmente agotados y de alto rendimiento". IEEE Electron Device Letters . 27 (5): 383–386. Bibcode :2006IEDL...27..383S. doi :10.1109/LED.2006.873381. ISSN  0741-3106. S2CID  45576648.
  47. ^ Dastjerdy, E.; Ghayour, R.; Sarvari, H. (agosto de 2012). "Simulación y análisis del rendimiento de frecuencia de una nueva estructura de MOSFET de nanocables de silicio". Physica E . 45 : 66–71. Bibcode :2012PhyE...45...66D. doi :10.1016/j.physe.2012.07.007.
  48. ^ Gu, JJ; Liu, YQ; Wu, YQ; Colby, R.; Gordon, RG; Ye, PD (diciembre de 2011). "Primera demostración experimental de MOSFET III–V con compuertas en todas direcciones mediante un enfoque de arriba hacia abajo" (PDF) . 2011 International Electron Devices Meeting . págs. 33.2.1–33.2.4. arXiv : 1112.3573 . doi :10.1109/IEDM.2011.6131662. ISBN. 978-1-4577-0505-2. S2CID  2116042 . Consultado el 10 de mayo de 2015 .
  49. ^ Masuoka, Fujio ; Takato, Hiroshi; Sunouchi, Kazumasa; Okabe, N.; Nitayama, Akihiro; Hieda, K.; Horiguchi, Fumio (diciembre de 1988). "Transistor de puerta circundante (SGT) CMOS de alto rendimiento para LSI de densidad ultra alta". Technical Digest., Reunión Internacional de Dispositivos Electrónicos . págs. 222-225. doi :10.1109/IEDM.1988.32796. S2CID  114148274.
  50. ^ Brozek, Tomasz (2017). Microelectrónica y nanoelectrónica: desafíos y soluciones emergentes para los dispositivos. CRC Press . p. 117. ISBN 978-1-351-83134-5.
  51. ^ "Perfil de la empresa". Unisantis Electronics . Archivado desde el original el 22 de febrero de 2007. Consultado el 17 de julio de 2019 .
  52. ^ "Todavía hay espacio en el fondo. (Transistor nanométrico desarrollado por Yang-kyu Choi del Instituto Avanzado de Ciencia y Tecnología de Corea)", Nanoparticle News , 1 de abril de 2006, archivado desde el original el 6 de noviembre de 2012 , consultado el 17 de julio de 2019
  53. ^ LaPedus, Mark (25 de enero de 2021). "Nuevas estructuras de transistores a 3 nm/2 nm". Ingeniería de semiconductores . Consultado el 23 de diciembre de 2022 .
  54. ^ Cutress, Dr. Ian. "¿Dónde están mis GAA-FET? TSMC seguirá con FinFET para 3 nm". www.anandtech.com .
  55. ^ "TSMC traza un rumbo agresivo para la litografía de 3 nm y más allá - ExtremeTech". www.extremetech.com .
  56. ^ Cortadora, Ian. "Samsung anuncia PDK GAA MBCFET de 3 nm, versión 0.1". www.anandtech.com .
  57. ^ "MBCFET Marca registrada de Samsung Electronics Co., Ltd. - Número de registro 5495359 - Número de serie 87447776 :: Justia Trademarks". trademarks.justia.com . Consultado el 16 de enero de 2020 .
  58. ^ "Samsung en el evento de fundición habla sobre los desarrollos de 3 nm y MBCFET". techxplore.com .
  59. ^ "Reducción de escala: Intel presume de RibbonFET y PowerVia como la próxima solución de diseño de circuitos integrados - Noticias" www.allaboutcircuits.com . Consultado el 14 de septiembre de 2022 .
  60. ^ Cutress, Dr. Ian. "Intel utilizará transistores de nanocables y nanocintas en grandes cantidades 'en cinco años'". www.anandtech.com .
  61. ^ "La tecnología de 3 nm de Samsung muestra la ventaja del transistor de nanohojas - IEEE Spectrum".
  62. ^ "Nanosheets: el camino de IBM hacia los transistores de 5 nanómetros - IEEE Spectrum".
  63. ^ Subramanian V (2010). «Transistores de efecto de campo de múltiples puertas para futuras tecnologías CMOS». IETE Technical Review . 27 (6): 446–454. doi : 10.4103/0256-4602.72582 (inactivo el 1 de noviembre de 2024). Archivado desde el original el 23 de marzo de 2012.{{cite journal}}: CS1 maint: DOI inactivo a partir de noviembre de 2024 ( enlace )
  64. ^ Subramanian (5 de diciembre de 2005). "Compensaciones de rendimiento analógico a nivel de circuito y de dispositivo: un estudio comparativo de FET de volumen planar frente a FinFET". Reunión internacional de dispositivos electrónicos del IEEE, 2005. IEDM Technical Digest . pp. 898–901. doi :10.1109/IEDM.2005.1609503. ISBN . 0-7803-9268-X. Número de identificación del sujeto  32683938.
  65. ^ "Modelo BSIMCMG". Universidad de California en Berkeley. Archivado desde el original el 21 de julio de 2012.
  • Transistor transistor-transistor invertido (Freescale Semiconductor)
  • Omega FinFET (TSMC)
  • Transistor Tri-Gate (Intel Corp.)
  • Transistor Flexfet (American Semiconductor)
  • Vídeo de Intel que explica el diseño de chips y transistores 3D ("Tri-Gate") utilizados en la arquitectura de 22 nm de Ivy Bridge
Obtenido de "https://es.wikipedia.org/w/index.php?title=Dispositivo_multipuerta&oldid=1254938452"