ARM11

Núcleo ARM de 32 bits

ARM11
información general
Diseñado porTenencias de ARM
Arquitectura y clasificación
MicroarquitecturaARMv6, ARMv6T2, ARMv6Z, ARMv6K
Conjunto de instruccionesARM (32 bits) ,
Thumb (16 bits) ,
Thumb-2 (32 bits)

ARM11 es un grupo de núcleos de procesadores ARM RISC de 32 bits con licencia de ARM Holdings . [1] La familia de núcleos ARM11 consta de ARM1136J(F)-S, ARM1156T2(F)-S, ARM1176JZ(F)-S y ARM11MPCore. Dado que los núcleos ARM11 se lanzaron entre 2002 y 2005 , ya no se recomiendan para nuevos diseños de circuitos integrados, en su lugar se prefieren los núcleos ARM Cortex-A y ARM Cortex-R . [1]

Descripción general

Anunciado
AñoCentro
2002ARM1136J(F)-S
2003ARM1156T2(F)-S
2003ARM1176JZ(F)-S
2005Núcleo ARM11MP

La familia de productos ARM11 (anunciada el 29 de abril de 2002) introdujo las novedades arquitectónicas de ARMv6 que se habían anunciado en octubre de 2001. Entre ellas se incluyen instrucciones de medios SIMD , compatibilidad con multiprocesadores , instrucciones de carga y almacenamiento exclusivas [2] y una nueva arquitectura de caché. La implementación incluía un flujo de procesamiento de instrucciones significativamente mejorado, en comparación con las familias ARM9 o ARM10 anteriores , y se utiliza en teléfonos inteligentes de Apple , Nokia y otros. El núcleo ARM11 inicial (ARM1136) se puso a disposición de los licenciatarios en octubre de 2002.

La familia ARM11 son actualmente los únicos núcleos con arquitectura ARMv6. Sin embargo, existen núcleos ARMv6-M ( Cortex-M0 y Cortex-M1 ), destinados a aplicaciones de microcontroladores ; [3] Los núcleos ARM11 están destinados a aplicaciones más exigentes.

Diferencias con ARM9

En cuanto al conjunto de instrucciones, ARM11 se basa en la generación ARM9 anterior . Incorpora todas las características de ARM926EJ-S [ cita requerida ] y agrega las instrucciones ARMv6 para compatibilidad de medios (SIMD) y aceleración de la respuesta IRQ.

Las mejoras de microarquitectura en los núcleos ARM11 [4] incluyen:

  • Instrucciones SIMD que pueden duplicar la velocidad del algoritmo de procesamiento de señales digitales de audio y MPEG-4
  • La memoria caché se aborda físicamente, lo que resuelve muchos problemas de alias de memoria caché y reduce la sobrecarga del cambio de contexto.
  • Se admite el acceso a datos no alineados y de orden mixto.
  • Menor producción de calor y menor riesgo de sobrecalentamiento.
  • Tubería rediseñada que admite velocidades de reloj más rápidas (objetivo de hasta 1 GHz)
    • Más largo: 8 (vs 5) etapas
    • Finalización fuera de orden de algunas operaciones (por ejemplo, tiendas)
    • Predicción/plegado de ramas dinámicas (como XScale )
    • Los errores de caché no bloquean la ejecución de instrucciones no dependientes.
    • Paralelismo de carga/almacenamiento
    • Paralelismo ALU
  • Rutas de datos de 64 bits

Se simplificó la compatibilidad con la depuración JTAG (para detener, ejecutar pasos, puntos de interrupción y puntos de vigilancia). El módulo EmbeddedICE se reemplazó por una interfaz que pasó a formar parte de la arquitectura ARMv7. Los módulos de rastreo de hardware (ETM y ETB) son versiones compatibles, pero actualizadas, de los utilizados en ARM9. En particular, se actualizó la semántica de rastreo para abordar la ejecución de instrucciones en paralelo y las transferencias de datos.

ARM hace un esfuerzo para promover los estilos y técnicas de codificación Verilog recomendados . Esto garantiza diseños semánticamente rigurosos, preservando una semántica idéntica en todo el flujo de diseño del chip, que incluyó un uso extensivo de técnicas de verificación formal . Sin esa atención, la integración de un ARM11 con diseños de terceros podría arriesgarse a exponer errores latentes difíciles de encontrar. Debido a que los núcleos ARM se integran en muchos diseños diferentes, utilizando una variedad de herramientas de síntesis lógica y procesos de fabricación de chips, el impacto de su calidad de nivel de transferencia de registros (RTL) se magnifica muchas veces. [5] La generación ARM11 se centró más en la síntesis que las generaciones anteriores, lo que hizo que estas preocupaciones fueran un problema mayor.

Núcleos

Hay cuatro núcleos ARM11:

  • ARM1136 [6]
  • ARM1156, se introdujeron las instrucciones Thumb2
  • ARM1176, introdujo extensiones de seguridad [7]
  • ARM11MPcore, se introdujo el soporte multinúcleo

Papas fritas

Raspberry Pi B+ con un Broadcom BCM2835 (ARM1176JZF-S) [8]
Atheros AR7400
STMicroelectronics STA2065N2 (ARM1176) con GPS integrado

Véase también

Referencias

  1. ^ ab Página web de la familia ARM11; ARM Holdings.
  2. ^ "Manual de referencia técnica del procesador ARM11 MPCore Revisión: r2p0". pág. 36(1-4),301-302(8-7,8-8) . Consultado el 14 de diciembre de 2023 .
  3. ^ no compatible con Linux a partir de la versión 3.3
  4. ^ "La microarquitectura ARM11", ARM Ltd, 2002
  5. ^ Los peligros de vivir con una X (errores ocultos en su Verilog) , versión 1.1 (14 de octubre de 2003).
  6. ^ "Manual de referencia técnica ARM1136JF-S y ARM1136J-S Revisión: r1p5; ARM DDI 0211K".
  7. ^ "Manual de referencia técnica ARM1176JZF-S Revisión: r0p7" . Consultado el 4 de octubre de 2012 .
  8. ^ "BCM2835 – Documentación de Raspberry Pi". raspberrypi.org . Consultado el 15 de abril de 2017 .
  9. ^ "Cavium Networks presenta la familia ECONA de procesadores de sistema en chip (SoC) basados ​​en ARM de alta eficiencia energética para el hogar digital que rompen la barrera de 1 vatio" (nota de prensa). Cavium . 8 de septiembre de 2009. Archivado desde el original el 17 de noviembre de 2015 . Consultado el 14 de noviembre de 2015 .

BlackBerry Torch 9810

Documentos oficiales de ARM11
  • Sitio web oficial de ARM11
  • Manuales de referencia de arquitectura: ARMv4/5/6, ARMv7-A/R
  • Manuales de referencia básicos: ARM1136J(F)-S, ARM1156T2-S, ARM1156T2F-S, ARM1176JZ-S, ARM1176JZF-S, ARM11 MPCore
  • Manual de referencia del coprocesador: VFP11 (coma flotante para ARM1136JF-S)
Tarjetas de referencia rápida
  • Instrucciones: Pulgar (1), BRAZO y Pulgar-2 (2), Punto flotante vectorial (3)
  • Códigos de operación: Thumb (1, 2), ARM (3, 4), Directivas del ensamblador GNU 5.
Otro
  • ARM11 carece de una instrucción de división de hardware de números enteros Archivado el 4 de julio de 2020 en Wayback Machine
  • La arquitectura ARM11, 2009, por Ian Davey y Payton Oliveri
Obtenido de "https://es.wikipedia.org/w/index.php?title=ARM11&oldid=1244459274"