Instalación avanzada de sincronización

This article has multiple issues. Please help improve it or discuss these issues on the talk page. (Learn how and when to remove these messages) This article may be too technical for most readers to understand. Please help improve it to make it understandable to non-experts, without removing the technical details. (October 2013) (Learn how and when to remove this message) This article may rely excessively on sources too closely associated with the subject, potentially preventing the article from being verifiable and neutral. Please help improve it by replacing them with more appropriate citations to reliable, independent, third-party sources. (October 2013) (Learn how and when to remove this message) (Learn how and when to remove this message)

Advanced Synchronization Facility ( ASF ) es una extensión propuesta para la arquitectura del conjunto de instrucciones x86-64 que agrega soporte de memoria transaccional de hardware . Fue presentada por AMD ; la última especificación data de marzo de 2009. ^[1] A octubre de 2013 , todavía estaba en la etapa de propuesta. ^{[2] Ningún} microprocesador lanzado implementa la extensión.^[update]

ASF ofrece la capacidad de iniciar, finalizar y abortar la ejecución transaccional y marcar las líneas de caché de la CPU para el acceso a la memoria protegida en las regiones de código transaccional. Contiene cuatro nuevas instrucciones ( , , y ) y convierte las instrucciones con prefijo , y , que de otro modo serían inválidas , en instrucciones válidas dentro de las regiones de código transaccional. Se admiten hasta 256 niveles de regiones de código transaccional anidadas.SPECULATECOMMITABORTRELEASELOCKMOVxPREFETCHPREFETCHW

Las instrucciones SPECULATEy COMMITmarcan el inicio y el final de una región de código transaccional. Dentro de las regiones de código transaccional, las instrucciones y con LOCKprefijo - pueden marcar hasta cuatro líneas de caché para el acceso a memoria protegida. Los accesos desde otros núcleos de procesador a las líneas de caché protegidas dan como resultado excepciones, que a su vez provocan abortos de transacciones. Los almacenamientos en líneas de caché protegidas deben realizarse utilizando las instrucciones. Las líneas de caché marcadas se pueden liberar de la protección con la instrucción. Los abortos de transacciones generados por hardware o solicitados explícitamente a través de la instrucción revierten las modificaciones a las líneas de caché protegidas y reinician la ejecución desde la instrucción siguiente a la instrucción de nivel superior .MOVx reg/xmm, memPREFETCHPREFETCHWLOCK MOVx mem, reg/imm/xmmRELEASEABORTSPECULATE

• Extensiones de sincronización transaccional , tecnología competidora de Intel implementada por primera vez en microprocesadores basados ​​en Haswell